ANDゲート

Digital logic gate type

ANDゲートの真理値表
入力		出力
あ	B	AとB
0	0	0
0	1	0
1	0	0
1	1	1

ANDゲートは、数学的論理における論理積（∧）を実装する基本的なデジタル論理ゲートです。ANDゲートは真理値表 に従って動作します。ANDゲートへのすべての入力がHIGH（1）の場合にのみ、HIGH出力（1）が出力されます。ANDゲートへの入力のいずれかがHIGHでない場合は、LOW（0）が出力されます。この機能は、複数のゲートをチェーン接続することで、任意の入力数に拡張できます。

シンボル

ANDゲートには3つの記号があります。アメリカ規格（ANSIまたは「ミリタリー」）の記号、IEC規格（「ヨーロッパ」または「長方形」）の記号、そして廃止されたDIN記号です。必要に応じて入力を追加できます。詳細については、論理ゲート記号の記事をご覧ください。「^」または「&」記号で表記することもできます。

MIL/ANSIシンボル	IECシンボル	DINシンボル

入力AとB、出力Cを持つANDゲートは、論理式 を実現します。この式は または と表記されることもあります。 ${\displaystyle C=A\cdot B}$ ${\displaystyle C=A\wedge B}$ ${\displaystyle C=A\And B}$

Unicode 16.0.0以降、AND ゲートは、Symbols for Legacy Computing SupplementブロックでもU+1CC16 𜰖 LOGIC GATE ANDとしてエンコードされています。

実装

• 
  ダイオードを使用したANDゲート
• 
  トランジスタを使用したANDゲート
• 
  NMOS ANDゲート
• 
  CMOS ANDゲート

TTL、NMOS、PMOS、CMOSなどのロジックファミリーでは、ANDゲートはNANDゲートとそれに続くインバータで構成されます。上記のCMOS実装では、トランジスタT1～T4がNANDゲートを、トランジスタT5とT6がインバータを構成しています。インバータが必要なため、ANDゲートはNANDゲートよりも効率が低くなります。

AND ゲートは個別のコンポーネントから作成することもでき、いくつかの異なるロジック ファミリの集積回路として簡単に入手できます。

分析的表現

${\displaystyle f(a,b)=a*b}$ANDゲートの解析的表現は次の通りです。

• ${\displaystyle f(0,0)=0*0=0}$
• ${\displaystyle f(0,1)=0*1=0}$
• ${\displaystyle f(1,0)=1*0=0}$
• ${\displaystyle f(1,1)=1*1=1}$

代替案

特定のANDゲートが利用できない場合は、 NANDゲートまたはNORゲートからゲートを作成できます。これは、NANDゲートとNORゲートが「ユニバーサルゲート」^[1]であるため、他のすべてのゲートの作成に使用できるためです。

希望ゲート	NAND構造	NOR構築

複数の入力を持つANDゲート

複数の入力を持つANDゲートは、同じ記号で示され、複数の入力線が接続されています。^[2] CMOSなどのロジックファミリでは、4入力以上の直接実装も可能ですが、これは非効率的です。より効率的な実装では、下の右側の図に示すように、 NANDゲートとNORゲートをカスケード接続します。これは、左側の図に示すANDゲートのカスケード接続よりも効率的です。 ^[3]

• 
  ANDゲートのカスケードとして実現される12入力ANDゲート
• 
  3つのNANDゲートと1つのNORゲートから構成される12入力ANDゲート

参照

• ORゲート
• NOTゲート
• NANDゲート
• NORゲート
• XORゲート
• XNORゲート
• IMPLYゲート
• ブール代数
• 論理ゲート

参考文献

1. マノ、M.モリス、チャールズ・R.キム著『ロジックとコンピュータ設計の基礎』第3版、プレンティス・ホール、2004年、73ページ。
2. 「マルチ入力ゲート」。All About Circuits 。2024年2月4日閲覧。
3. ノーマン・ヘンドリック。 「ANDゲート（12入力）」。ハンブルク大学。2024 年 2 月 4 日に取得。

Retrieved from "https://en.wikipedia.org/w/index.php?title=AND_gate&oldid=1312508213"