ARMプロセッサの一覧

これは、 ARM社およびサードパーティが設計したARM命令セットファミリーに基づく中央処理装置のリストです。ARM命令セットのバージョン、リリース、および名称順に記載されています。2005年、ARM社はARMコアを自社設計に実装している多数のベンダーの概要を公開しました。 [1] Keil社も、比較的新しいARMベースプロセッサベンダーの概要を公開しています。[2] ARM社はさらに、ARMプロセッサラインナップの概要と、最新のARMコアファミリーの性能および機能を比較したチャート[3]を公開しています。

プロセッサ

ARMによる設計

製品ファミリーARMアーキテクチャプロセッサ特徴キャッシュ（I / D）、MMU標準MIPS @ MHz参照
ARM1ARMv1ARM1最初の実装なし
ARM2ARMv2ARM2ARMv2ではMUL（乗算）命令が追加されたなし0.33 DMIPS /MHz
ARM2aSARMv2aARM250MEMC （MMU）、グラフィックス、I/Oプロセッサを統合。ARMv2aではSWPとSWPB（スワップ）命令が追加された。なし、MEMC1a
ARM3最初の統合メモリキャッシュ4  KB統合0.50 DMIPS/MHz
ARM6ARMv3ARM60ARMv3は、32ビットのメモリアドレス空間（以前は26ビット）を初めてサポートしました。ARMv3M
は、ロング乗算命令（32x32=64）を初めて追加しました。		なし10 MIPS @ 12 MHz
ARM600ARM60と同様に、キャッシュおよびコプロセッサバス（FPA10浮動小数点ユニット用）4 KB統合28 MIPS @ 33 MHz
ARM610ARM60と同様、キャッシュ、コプロセッサバスなし4 KB統合17 MIPS @ 20 MHz
0.65 DMIPS/MHz		[4]
ARM7ARMv3ARM700コプロセッサバス（FPA11浮動小数点ユニット用）8 KB統合40MHz
ARM710ARM700と同様にコプロセッサバスなし8 KB統合40MHz[5]
ARM710aARM710と同様に、ARM7100のコアとしても使用される8 KB統合40 MHz
0.68 DMIPS/MHz
ARM7TARMv4TARM7TDMI (-S)3段パイプライン、Thumb、ARMv4は従来のARM 26ビット アドレス指定を初めて廃止なし16.8 MHzで15 MIPS、
70 MHzで63 DMIPS
ARM710TARM7TDMIと同様に、キャッシュ8 KB統合、MMU36 MIPS @ 40 MHz
ARM720TARM7TDMIと同様に、キャッシュ8 KB 統合、FCSE (高速コンテキスト スイッチ拡張) を備えた MMU60 MIPS @ 59.8 MHz
ARM740TARM7TDMIと同様に、キャッシュマイクロプロセッサ
ARM7EJARMv5TEJARM7EJ-S5段パイプライン、Thumb、Jazelle DBX、強化されたDSP命令なし
ARM8ARMv4ARM8105段パイプライン、静的分岐予測、ダブル帯域幅メモリ8 KB統合、MMU84 MIPS @ 72 MHz
1.16 DMIPS/MHz		[6] [7]
ARM9TARMv4TARM9TDMI5段パイプライン、Thumbなし
ARM920TARM9TDMIと同様に、キャッシュ16 KB / 16 KB、FCSE (高速コンテキスト スイッチ拡張) を備えた MMU200 MIPS @ 180 MHz[8]
ARM922TARM9TDMIと同様に、キャッシュ8 KB / 8 KB、MMU
ARM940TARM9TDMIと同様に、キャッシュ4 KB / 4 KB、MPU
ARM9EARMv5TEARM946E-Sサム、拡張DSP命令、キャッシュ可変、密結合メモリ、MPU
ARM966E-S親指、強化されたDSP命令キャッシュなし、TCM
ARM968E-SARM966E-Sとしてキャッシュなし、TCM
ARMv5TEJARM926EJ-SThumb、Jazelle DBX、強化されたDSP命令変数、TCM、MMU220 MIPS @ 200 MHz
ARMv5TEARM996HSクロックレスプロセッサ（ARM966E-S）キャッシュ、TCM、MPUなし
ARM10EARMv5TEARM1020E6段パイプライン、Thumb、拡張DSP命令、(VFP)32 KB / 32 KB、MMU
ARM1022EARM1020Eとして16 KB / 16 KB、MMU
ARMv5TEJARM1026EJ-SThumb、Jazelle DBX、拡張DSP命令、（VFP）変数、MMU、またはMPU
ARM11ARMv6ARM1136J(F)-S8段パイプライン、SIMD、Thumb、Jazelle DBX、（VFP）、拡張DSP命令、非整列メモリアクセス変数、MMU740 @ 532～665 MHz (i.MX31 SoC)、400～528 MHz[9]
ARMv6T2ARM1156T2(F)-S9段パイプライン、SIMD、Thumb-2、（VFP）、拡張DSP命令変数、MPU[10]
ARMv6ZARM1176JZ(F)-SARM1136EJ(F)-Sとして変数、MMU + TrustZone965 DMIPS @ 772 MHz[11]
ARMv6KARM11MPコアARM1136EJ(F)-S、1～4コアSMP変数、MMU
セキュアコアARMv6-MSC000Cortex-M0として0.9 DMIPS/MHz
ARMv4TSC100ARM7TDMIとして
ARMv7-MSC300Cortex-M3として1.25 DMIPS/MHz
コルテックスMARMv6-M皮質M0マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[12]ハードウェア乗算命令（オプションのスモール）、オプションのシステムタイマー、オプションのビットバンドメモリオプションのキャッシュ、TCMなし、MPUなし0.84 DMIPS/MHz[13]
皮質M0+マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[12]ハードウェア乗算命令（オプションのスモール）、オプションのシステムタイマー、オプションのビットバンドメモリオプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU0.93 DMIPS/MHz[14]
皮質M1マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[12]ハードウェア乗算命令（オプションの小さい）、OSオプションでSVC /バンクスタックポインタを追加、オプションのシステムタイマー、ビットバンドメモリなしオプションのキャッシュ、0～1024 KB I-TCM、0～1024 KB D-TCM、MPUなし136 DMIPS @ 170 MHz、[15]（0.8 DMIPS/MHz FPGA依存）[16][17]
ARMv7-MコルテックスM3マイクロコントローラプロファイル、Thumb / Thumb-2、ハードウェア乗算および除算命令、オプションのビットバンドメモリオプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU1.25 DMIPS/MHz[18]
ARMv7E-MコルテックスM4マイクロコントローラ プロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv4-SP単精度FPU、ハードウェア乗算および除算命令、オプションのビット バンド メモリオプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU1.25 DMIPS/MHz (FPU使用時1.27)[19]
コルテックスM7マイクロコントローラプロファイル、Thumb / Thumb-2 / DSP /オプションのVFPv5単精度および倍精度FPU、ハードウェア乗算および除算命令0〜64 KBのIキャッシュ、0〜64 KBのDキャッシュ、0〜16 MBのI-TCM、0〜16 MBのD-TCM（これらすべてにオプションのECCが付属）、オプションのMPU（8または16領域）2.14 DMIPS/MHz[20]
ARMv8-M ベースラインコルテックスM23マイクロコントローラプロファイル、Thumb-1（ほとんど）、Thumb-2（一部）、Divide、TrustZoneオプションのキャッシュ、TCMなし、16領域を備えたオプションのMPU1.03 DMIPS/MHz[21]
ARMv8-M メインラインコルテックスM33マイクロコントローラ プロファイル、Thumb-1、Thumb-2、飽和、DSP、除算、FPU (SP)、TrustZone、コプロセッサオプションのキャッシュ、TCMなし、16領域を備えたオプションのMPU1.50 DMIPS/MHz[22]
コルテックス-M35Pマイクロコントローラ プロファイル、Thumb-1、Thumb-2、飽和、DSP、除算、FPU (SP)、TrustZone、コプロセッサ内蔵キャッシュ（オプション2～16KB）、Iキャッシュ、TCMなし、オプションの16領域MPU1.50 DMIPS/MHz[23]
ARMv8.1-M メインラインコルテックスM521.60 DMIPS/MHz[24]
コルテックスM551.69 DMIPS/MHz[25]
コルテックスM853.13 DMIPS/MHz[26]
コルテックスRARMv7-RコルテックスR4リアルタイム プロファイル、Thumb/Thumb-2/DSP/オプションのVFPv3 FPU 、ハードウェア乗算およびオプションの除算命令、内部バス/キャッシュ/TCM用のオプションのパリティとECC、フォールト ロジックを備えたロックステップで実行される8ステージ パイプラインデュアルコア0～64 KB / 0～64 KB、0～8  MB TCM の 0～2、8/12 領域を備えたオプション MPU1.67 DMIPS/MHz [27][28]
コルテックスR5リアルタイムプロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv3 FPUと精度、ハードウェア乗算およびオプションの除算命令、内部バス/キャッシュ/ TCM用のオプションのパリティとECC、フォールトロジック付きロックステップで動作する8段パイプラインデュアルコア/オプションの2つの独立したコア、低レイテンシペリフェラルポート（LLPP）、アクセラレータコヒーレンスポート（ACP）[29]0～64 KB / 0～64 KB、0～8 MB TCM のうち 0～2、12/16 領域を備えたオプション MPU1.67 DMIPS/MHz [27][30]
コルテックスR7リアルタイムプロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv3 FPUと精度、ハードウェア乗算およびオプションの除算命令、内部バス/キャッシュ/ TCM用のオプションのパリティとECC、フォールトロジック付きロックステップで実行される11ステージパイプラインデュアルコア/アウトオブオーダー実行/動的レジスタリネーミング/オプションで2つの独立したコア、低レイテンシペリフェラルポート（LLPP）、ACP [29]0～64 KB / 0～64 KB、0～128 KB TCMの？、16領域を備えたオプションのMPU2.50 DMIPS/MHz [27][31]
コルテックスR8未定0～64 KB / 0～64 KB L1、0～1 / 0～1 MB TCM、24領域を備えたMPUを選択2.50 DMIPS/MHz [27][32]
ARMv8-RコルテックスR52未定0～32 KB / 0～32 KB L1、0～1 / 0～1 MB TCM、24+24 領域を備えたオプションの MPU2.09 DMIPS/MHz[33]
コルテックスR52+未定0～32 KB / 0～32 KB L1、0～1 / 0～1 MB TCM、24+24 領域を備えたオプションの MPU2.09 DMIPS/MHz[34]
コルテックスR82未定16 ～ 128 KB /16 ～ 64 KB L1、64K ～ 1MB L2、0.16 ～ 1 / 0.16 ～ 1 MB TCM、

32+32領域を備えたMPUを選択

3.41 DMIPS/MHz [35][36]
Cortex-A
(32ビット)		ARMv7-A皮質A5アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / SIMD / オプションの VFPv4-D16 FPU / オプションの NEON / Jazelle RCT および DBX、1～4 コア / オプションの MPCore、スヌープ コントロール ユニット (SCU)、汎用割り込みコントローラ(GIC)、アクセラレータ コヒーレンス ポート (ACP)4−64 KB / 4−64 KB L1、MMU + TrustZoneコアあたり1.57 DMIPS/MHz[37]
皮質A7アプリケーションプロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCTおよびDBX / ハードウェア仮想化、インオーダー実行、スーパースカラー、1～4個のSMPコア、MPCore、大規模物理アドレス拡張（LPAE）、スヌープ制御ユニット（SCU）、汎用割り込みコントローラ（GIC）、アーキテクチャと機能セットはA15と同一、8～10ステージパイプライン、低消費電力設計[38]8〜64 KB / 8〜64 KB L1、0〜1 MB L2、MMU + TrustZoneコアあたり1.9 DMIPS/MHz[39]
皮質A8アプリケーション プロファイル、ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT および DAC、13 段スーパースカラーパイプライン16 ～ 32 KB / 16 ～ 32 KB L1、0 ～ 1 MB L2 オプションECC、MMU + TrustZone2.0 DMIPS/MHz[40]
皮質A9アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / オプションの VFPv3 FPU / オプションの NEON / Jazelle RCT および DBX、アウトオブオーダー投機的 発行 スーパースカラー、1～4 個の SMP コア、MPCore、スヌープ コントロール ユニット (SCU)、汎用割り込みコントローラ (GIC)、アクセラレータ コヒーレンス ポート (ACP)16～64 KB / 16～64 KB L1、0～8 MB L2 オプション パリティ、MMU + TrustZoneパフォーマンス最適化された TSMC 40G (デュアルコア)では、コアあたり 2.5 DMIPS/MHz、2 GHz で 10,000 DMIPS[41]
皮質A12アプリケーション プロファイル、ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / ハードウェア仮想化、アウトオブオーダー投機的発行 スーパー スカラー、1～4 個の SMP コア、大規模物理アドレス拡張 (LPAE)、スヌープ制御ユニット (SCU)、汎用割り込みコントローラ (GIC)、アクセラレータ コヒーレンス ポート (ACP)32〜64KBコアあたり3.0 DMIPS/MHz[42]
皮質A15アプリケーションプロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / 整数除算 / 融合MAC / Jazelle RCT / ハードウェア仮想化、アウトオブオーダー投機的 発行 スーパースカラー、1～4個のSMPコア、MPCore、大規模物理アドレス拡張（LPAE）、スヌープ制御ユニット（SCU）、汎用割り込みコントローラ（GIC）、ACP、15～24段パイプライン[38]32 KB (パリティあり) / 32 KB ( ECCあり) L1、0 ～ 4 MB L2、L2 には ECC、MMU + TrustZone ありコアあたり少なくとも3.5 DMIPS/MHz（実装によっては最大4.01 DMIPS/MHz）[43][44]
皮質A17アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / 整数除算 / 融合 MAC / Jazelle RCT / ハードウェア仮想化、アウトオブオーダー投機的 発行 スーパースケーラ、1～4 個の SMP コア、MPCore、大規模物理アドレス拡張 (LPAE)、スヌープ制御ユニット (SCU)、汎用割り込みコントローラ (GIC)、ACP32 KB L1、256 KB～8 MB L2（オプションのECC付き）2.8 DMIPS/MHz[45]
ARMv8-A皮質A32アプリケーション プロファイル、AArch32、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、デュアル発行、インオーダー パイプライン8〜64 KB（オプションのパリティ付き）/ 8〜64 KB（オプションのECC付き）L1（コアあたり）、128 KB〜1 MB（オプションのECC付き）L2（共有）[46]
Cortex-A
(64ビット)		ARMv8-A皮質A34アプリケーション プロファイル、AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB〜1 MB（L2共有）、40ビット物理アドレス[47]
皮質A35アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB〜1 MB（L2共有）、40ビット物理アドレス1.78 DMIPS/MHz[48]
皮質A53アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB～2 MB（L2共有）、40ビット物理アドレス2.3 DMIPS/MHz[49]
皮質A57アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、3 幅デコード スーパースカラー、ディープ アウトオブオーダー パイプライン48 KB（DED パリティ付き）/ 32 KB（ECC L1 付き）（コアあたり）、512 KB～2 MB（ECC 付き L2 共有）、44 ビット物理アドレス4.1～4.8 DMIPS/MHz [50] [51][52]
皮質A72アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、3 幅スーパースカラー、ディープ アウトオブオーダー パイプライン48 KB（DED パリティ付き）/ 32 KB（ECC L1 付き）（コアあたり）、512 KB～2 MB（ECC 付き L2 共有）、44 ビット物理アドレス6.3-7.3 DMIPS/MHz [53][54]
皮質A73アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅スーパースカラー、ディープ アウトオブオーダー パイプラインコアあたり 64 KB / 32〜64 KB L1、オプションの ECC で共有される 256 KB〜8 MB L2、44 ビット物理アドレス7.4-8.5 DMIPS/MHz [53][55]
ARMv8.2-A皮質A55アプリケーションプロファイル、AArch32およびAArch64、1～8個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、2幅デコード、インオーダーパイプライン[56]16〜64 KB / 16〜64 KB L1、コアあたり256 KB L2、4 MB L3共有3 DMIPS/MHz [53][57]
皮質A65アプリケーション プロファイル、AArch64、1～8 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード スーパースカラー、3 幅問題、アウトオブオーダー パイプライン、SMT[58]
皮質A65AEARM Cortex-A65として、安全アプリケーション用のデュアルコアロックステップを追加64 / 64 KB L1、コアあたり 256 KB L2、4 MB L3 共有[59]
皮質A75アプリケーションプロファイル、AArch32およびAArch64、1～8個のSMPコア、TrustZone、NEONアドバンストSIMD、VFPv4、ハードウェア仮想化、3幅デコードスーパースカラー、ディープアウトオブオーダーパイプライン[60]64 / 64 KB L1、コアあたり 512 KB L2、4 MB L3 共有8.2-9.5 DMIPS/MHz [53][61]
皮質A76アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラー、8ウェイ発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[62]64 / 64 KB L1、コアあたり256〜512 KB L2、512 KB〜4 MB L3共有10.7-12.4 DMIPS/MHz [53][63]
コルテックス-A76AEARM Cortex-A76として、安全アプリケーション用のデュアルコアロックステップを追加[64]
皮質A77アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンストSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラ、6幅命令フェッチ、12ウェイ発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[62]1.5K L0 MOPs キャッシュ、64 / 64 KB L1、コアあたり 256〜512 KB L2、512 KB〜4 MB L3 共有13-16 DMIPS/MHz [65][66]
皮質A78[67]
コルテックス-A78AEARM Cortex-A78として、安全アプリケーション用のデュアルコアロックステップを追加[68]
コルテックス-A78C[69]
ARMv9-AコルテックスA510[70]
コルテックスA710[71]
コルテックスA715[72]
ARMv9.2-AコルテックスA320[73]
コルテックスA520[74]
コルテックスA720[75]
コルテックスA725[76]
コルテックス-XARMv8.2-AコルテックスX1Cortex-A78のパフォーマンス調整版
ARMv9-AコルテックスX264 / 64 KB L1、コアあたり 512 ～ 1024 KiB L2、共有 512 KiB ～ 8 MiB L3[77]
コルテックスX364 / 64 KB L1、コアあたり 512 ～ 2048 KiB L2、共有 512 KiB ～ 16 MiB L3[78]
ARMv9.2-AコルテックスX464 / 64 KB L1、コアあたり 512 ～ 2048 KiB L2、共有 512 KiB ～ 32 MiB L3[79]
コルテックス-X925[80]
ネオバースARMv8.2-AネオバースN1アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラー、8ウェイディスパッチ/発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[62]64 / 64 KB L1、コアあたり 512〜1024 KB L2、2〜128 MB L3 共有、128 MB システムレベルキャッシュ[81]
ネオバースE1アプリケーション プロファイル、AArch64、1～8 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード スーパースカラー、3 幅発行、10 ステージ パイプライン、アウトオブオーダー パイプライン、SMT32〜64 KB / 32〜64 KB L1、コアあたり 256 KB L2、4 MB L3 共有[82]
ARMv8.4-AネオバースV1[83]
ARMv9-AネオバースN2[84]
ネオバースV2[85]
ARMv9.2-AネオバースN3[86]
ネオバースV3[87]
ARMファミリーARMアーキテクチャARMコア特徴キャッシュ（I / D）、MMU標準MIPS @ MHz参照

第三者による設計

これらのコアは ARM 命令セットを実装しており、ARM からアーキテクチャ ライセンスを取得した企業によって独自に開発されました。

製品ファミリーARMアーキテクチャプロセッサ特徴キャッシュ（I / D）、MMU標準MIPS @ MHz
StrongARM
（デジタル）		ARMv4SA-1105段階パイプライン16 KB / 16 KB、MMU100～233 MHz
1.0 DMIPS/MHz
SA-1100SA-110の派生型16 KB / 8 KB、MMU
ファラデー[88]
(ファラデーテクノロジー)		ARMv4FA5106段パイプライン最大32KB / 32KBキャッシュ、MPU1.26 DMIPS/MHz
100～200 MHz
FA526最大32 KB / 32 KBキャッシュ、MMU1.26 MIPS/MHz
166～300 MHz
FA6268段パイプライン32 KB / 32 KB キャッシュ、MMU1.35 DMIPS/MHz
500 MHz
ARMv5TEFA606TE5段階パイプラインキャッシュなし、MMUなし1.22 DMIPS/MHz
200 MHz
FA626TE8段パイプライン32 KB / 32 KB キャッシュ、MMU1.43 MIPS/MHz
800 MHz
FMP626TE8段パイプライン、SMP1.43 MIPS/MHz
500 MHz
FA726TE13段階のパイプライン、二重発行2.4 DMIPS/MHz
1000 MHz
XScale
(インテル/マーベル)		ARMv5TEXスケール7段パイプライン、Thumb、拡張DSP命令32 KB / 32 KB、MMU133～400MHz
ブルバードワイヤレスMMX、ワイヤレスSpeedStepを追加32 KB / 32 KB、MMU312～624MHz
モナハンズ[89]ワイヤレスMMX2を追加32 KB / 32 KB L1、オプションのL2キャッシュ（最大512 KB）、MMU最大1.25GHz
シーヴァ
（マーベル）		ARMv5フェロセオン5～8段階のパイプライン、単一発行16 KB / 16 KB、MMU600～2000MHz
ジョルテオン5～8段階のパイプライン、デュアルイシュー32 KB / 32 KB、MMU
PJ1（モホーク）5～8 ステージ パイプライン、シングル イシュー、ワイヤレス MMX232 KB / 32 KB、MMU1.46 DMIPS/MHz
1.06 GHz
ARMv6 / ARMv7-APJ46～9 ステージ パイプライン、デュアル発行、ワイヤレス MMX2、SMP32 KB / 32 KB、MMU2.41 DMIPS/MHz
1.6 GHz
スナップドラゴン
（クアルコム）		ARMv7-Aスコーピオン[90]1 または 2 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128 ビット幅)コアあたり 256 KB L2コアあたり2.1 DMIPS/MHz
クレイト[90]1、2、または4コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON（128ビット幅）コアあたり 4 KB / 4 KB L0、16 KB / 16 KB L1、512 KB L2コアあたり3.3 DMIPS/MHz
ARMv8-Aクリオ[91]4コア。?最大2.2GHz

（6.3 DMIPS/MHz）

Aシリーズ
（アップル）		ARMv7-Aスウィフト[92]2コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEONL1：32KB / 32KB、L2：1MB共有コアあたり3.5 DMIPS/MHz
ARMv8-Aサイクロン[93]2 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64。アウトオブオーダー、スーパースカラー。L1：64KB / 64KB、L2：1MB 共有
SLC：4MB		1.3 GHz または 1.4 GHz
ARMv8-A台風[93] [94]2 または 3 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB、L2: 1 MB または 2 MB 共有
SLC: 4 MB		1.4 GHz または 1.5 GHz
ARMv8-Aツイスター[95]2コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB、L2: 2 MB 共有
SLC: 4 MBまたは0 MB		1.85 GHz または 2.26 GHz
ARMv8-Aハリケーンとゼファー[96]Hurricane: 2 または 3 コア。AArch64、アウトオブオーダー、スーパースカラー、6 デコード、6 発行、9 ワイド
Zephyr: 2 または 3 コア。AArch64、アウトオブオーダー、スーパースカラー。		L1: 64 KB / 64 KB、L2: 3 MB または 8 MB 共有
L1: 32 KB / 32 KB、L2: なし
SLC: 4 MB または 0 MB		2.34 GHz または 2.38 GHz
1.05 GHz
ARMv8.2-Aモンスーンおよびミストラル[97]Monsoon: 2コア。AArch64、アウトオブオーダー、スーパースカラー、7デコード、?発行、11ワイド。Mistral
: 4コア。AArch64、アウトオブオーダー、スーパースカラー。Swiftベース。		L1I: 128 KB、L1D: 64 KB、L2: 8 MB 共有
L1: 32 KB / 32 KB、L2: 1 MB 共有
SLC: 4 MB		2.39 GHz
1.70 GHz
ARMv8.3-Aボルテックスとテンペスト[98]Vortex: 2コアまたは4コア。AArch64、アウトオブオーダー、スーパースカラー、7デコード、?発行、11ワイド
。Tempest: 4コア。AArch64、アウトオブオーダー、スーパースカラー、3デコード。Swiftベース。		L1: 128 KB / 128 KB、L2: 8 MB 共有
L1: 32 KB / 32 KB、L2: 2 MB 共有
SLC: 8 MB		2.49GHz
1.59GHz
ARMv8.4-A稲妻と雷鳴[99]Lightning: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、7 デコード、? 発行、11 ワイド
Thunder: 4 コア。AArch64、アウトオブオーダー、スーパースカラー。		L1: 128 KB / 128 KB、L2: 8 MB 共有
L1: 32 KB / 48 KB、L2: 4 MB 共有
SLC: 16 MB		2.66GHz
1.73GHz
ARMv8.5-Aファイアストームとアイスストーム[100]Firestorm: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Icestorm
: 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、7 ワイド。		L1: 192 KB / 128 KB、L2: 8 MB 共有
L1: 128 KB / 64 KB、L2: 4 MB 共有
SLC: 16 MB		3.0 GHz
1.82 GHz
ARMv8.6-A雪崩と吹雪Avalanche: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド
。Blizzard: 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 12 MB 共有
L1: 128 KB / 64 KB、L2: 4 MB 共有
SLC: 32 MB		2.93 または 3.23 GHz
2.02 GHz
ARMv8.6-AエベレストとソートゥースEverest: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド
。Sawtooth: 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 16 MB 共有
L1: 128 KB / 64 KB、L2: 4 MB 共有
SLC: 24 MB		3.46GHz
2.02GHz
ARMv8.6-Aアップル A17 プロApple A17 Pro (P コア): 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Apple
A17 Pro (E コア): 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 16 MB 共有
L1: 128 KB / 64 KB、L2: 4 MB 共有
SLC: 24 MB		3.78GHz
2.11GHz
Mシリーズ
（Apple）		ARMv8.5-AファイアストームとアイスストームFirestorm: 4、6、8、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、8 発行、14 ワイド。Icestorm
: 2 または 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、4 発行、7 ワイド。		L1: 192 KB / 128 KB、L2: 12、24、または 48 MB 共有
L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有
SLC: 8、24、48、または 96 MB		3.2～3.23GHz
2.06GHz
ARMv8.6-A雪崩と吹雪Avalanche: 4、6、8、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、8 発行、14 ワイド。Blizzard
: 4 または 8 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、4 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有
L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有
SLC: 8、24、48、または 96 MB		3.49GHz
2.42GHz
ARMv8.6-AアップルM3Apple M3 (P コア): 4、5、6、10、12、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、9 デコード、9 発行、14 ワイド
。Apple M3 (E コア): 4 または 6 コア。AArch64、アウトオブオーダー、スーパースカラー、5 デコード、5 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有
L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有
SLC: 8、24、48、または 96 MB		4.05GHz
2.75GHz
ARMv9.2-AアップルM4Apple M4 (P コア): 3 または 4 コア。AArch64、アウトオブオーダー、スーパースカラー、10 デコード、10 発行、16 ワイド。Apple
M4 (E コア): 6 コア。AArch64、アウトオブオーダー、スーパースカラー、5 デコード、5 発行、8 ワイド。		L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有
L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有
SLC: 8、24、48、または 96 MB		4.40GHz
2.85GHz
X-Gene
（応用マイクロ）		ARMv8-AX-Gene64ビット、クアッド発行、SMP、64コア[101]キャッシュ、MMU、仮想化3 GHz (コアあたり 4.2 DMIPS/MHz)
デンバー
（Nvidia）		ARMv8-Aデンバー[102] [103]2コア。AArch64、7ワイドスーパースカラー、インオーダー、動的コード最適化、128 MB最適化キャッシュ、
Denver1: 28 nm、Denver2:16 nm		128 KB I キャッシュ / 64 KB D キャッシュ最大2.5GHz
カーメル
（Nvidia）		ARMv8.2-Aカーメル[104] [105]2コア。AArch64、10ワイドスーパースカラー、インオーダー、動的コード最適化、?MB最適化キャッシュ、機能安全、デュアル実行、パリティ&ECC
? KB I キャッシュ / ? KB D キャッシュ最大?GHz
サンダーX
（カビウム）		ARMv8-AサンダーX64 ビット、8～16 コアまたは 24～48 コアの 2 つのモデル (×2、2 つのチップ)?最大2.2GHz
K12
( AMD )		ARMv8-AK12 [106]???
Exynos
（サムスン）		ARMv8-AM1（マングース）[107]4コア。AArch64、4ワイド、クアッド発行、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 32 KB D-キャッシュ、L2: 16ウェイ共有 2 MB5.1 DMIPS/MHz

（2.6GHz）

ARMv8-AM2（「マングース」）4コア。AArch64、4ワイド、クアッド発行、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 32 KB D-キャッシュ、L2: 16ウェイ共有 2 MB2.3GHz
ARMv8-AM3（「ミーアキャット」）[108]4コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイプライベート 512 KB、L3: 16 ウェイ共有 4 MB2.7GHz
ARMv8.2-AM4（「チーター」）[109]2コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイプライベート 1 MB、L3: 16 ウェイ共有 3 MB2.73GHz
ARMv8.2-AM5（「ライオン」）2コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイ共有 2 MB、L3: 12 ウェイ共有 3 MB2.73GHz

タイムライン

以下の表は、各コアが発表された年ごとにリストされています。[110] [111]

ARMクラシック

年クラシックコア
ARM1-3ARM6ARM7ARM8ARM9ARM10ARM11
1985ARM1
1986ARM2
1989ARM3
1992ARM250
1993ARM60
ARM610		ARM700
1994ARM710
ARM7DI
ARM7TDMI
1995ARM710a
1996ARM810
1997ARM710T
ARM720T
ARM740T
1998ARM9TDMI
ARM940T
1999ARM9E-S
ARM966E-S
2000ARM920T
ARM922T
ARM946E-S		ARM1020T
2001ARM7EJ-S
ARM7TDMI-S		ARM9EJ-S
ARM926EJ-S		ARM1020E
ARM1022E
2002ARM1026EJ-SARM1136J(F)-S
2003ARM968E-SARM1156T2(F)-S
ARM1176JZ(F)-S
2004
2005ARM11MPコア
2006ARM996HS

ARM Cortex / ネオバース

年皮質コアネオバースコア
マイクロコントローラ
（Cortex-M）		リアルタイム
（Cortex-R）		アプリケーション
(Cortex-A)
(32 ビット)		アプリケーション
(Cortex-A)
(64 ビット)		アプリケーション
(Cortex-X)
(64 ビット)		アプリケーション
(ネオバース)
(64 ビット)
2004コルテックスM3
2005皮質A8
2006
2007皮質M1皮質A9
2008
2009皮質M0皮質A5
2010コルテックスM4(F)皮質A15
2011コルテックスR4(F)
コルテックスR5(F)
コルテックスR7(F)		皮質A7
2012皮質M0+皮質A53
皮質A57
2013皮質A12
2014コルテックスM7(F)皮質A17
2015コルテックスA35
コルテックスA72
2016コルテックスM23
コルテックスM33(F)		コルテックスR8(F)
コルテックスR52(F)		皮質A32皮質A73
2017コルテックスA55
コルテックスA75
2018コルテックス-M35P(F)コルテックス-A65
コルテックス-A65AE
コルテックス-A76
コルテックス-A76AE
2019皮質A34皮質A77ネオバースE1
ネオバースN1
2020コルテックスM55(F)コルテックスR82(F)コルテックス-A78
コルテックス-A78AE
コルテックス-A78C		皮質X1
[112]		ネオバースV1
[113]
2021コルテックスA510
コルテックスA710		コルテックスX2ネオバースE2
ネオバースN2
2022コルテックス-M85(F)皮質R52+(F)コルテックスA715コルテックスX3ネオバースV2
2023コルテックスM52(F)コルテックスA520
コルテックスA720		コルテックスX4ネオバースE3
ネオバースN3
2024コルテックス-R82AEコルテックス-A520AE
コルテックス-A720AE
コルテックス-A725		コルテックス-X925ネオバース V3
ネオバース V3AE
ネオバース VN
2025コルテックスA320
コルテックスA530
コルテックスA730		コルテックス-X930ネオバース E4
ネオバース N4
ネオバース V4

参照

参考文献

  1. ^ 「ARM搭載標準製品」(PDF) 2005年。 2017年10月20日時点のオリジナル(PDF)からアーカイブ。 2017年12月23日閲覧。
  2. ^ ARM LtdおよびARM Germany GmbH. 「デバイスデータベース」. Keil. 2011年1月10日時点のオリジナルよりアーカイブ。 2011年1月6日閲覧。
  3. ^ “プロセッサ”. ARM. 2011年. 2011年1月17日時点のオリジナルよりアーカイブ。2011年1月6日閲覧。
  4. ^ 「ARM610 データシート」(PDF) ARM Holdings 1993年8月2019年1月29日閲覧。
  5. ^ 「ARM710 データシート」(PDF) ARM Holdings 1994年7月2019年1月29日閲覧。
  6. ^ ARM Holdings (1996年8月7日). 「ARM810 – Dancing to the Beat of a Different Drum」(PDF) . Hot Chips . 2018年12月24日時点のオリジナルよりアーカイブ(PDF) . 2018年11月14日閲覧。
  7. ^ 「VLSI Technology Now Shipping ARM810」EE Times 1996年8月26日. 2013年9月26日時点のオリジナルよりアーカイブ。 2013年9月21日閲覧。
  8. ^ レジスタ13、FCSE PIDレジスタ Archived 7 July 2011 at the Wayback Machine ARM920T Technical Reference Manual
  9. ^ 「ARM1136J(F)-S – ARMプロセッサ」Arm.com。2009年3月21日時点のオリジナルよりアーカイブ。2009年4月18日閲覧。
  10. ^ “ARM1156プロセッサ”. Arm Holdings . 2010年2月13日時点のオリジナルよりアーカイブ。
  11. ^ 「ARM11プロセッサフ​​ァミリ」. ARM. 2011年1月15日時点のオリジナルよりアーカイブ。2010年12月12日閲覧。
  12. ^ abc 「Cortex-M0/M0+/M1命令セット; ARM Holding」。2013年4月18日時点のオリジナルよりアーカイブ。
  13. ^ "Cortex-M0". Arm Developer . 2020年9月23日閲覧。
  14. ^ "Cortex-M0+". Arm Developer . 2020年9月23日閲覧。
  15. ^ 「ARM、FPGA向けに最適化された初のプロセッサでCortexファミリーを拡張」（プレスリリース）。ARM Holdings。2007年3月19日。2007年5月5日時点のオリジナルよりアーカイブ。 2007年4月11日閲覧。
  16. ^ 「ARM Cortex-M1」. ARM製品ウェブサイト. 2007年4月1日時点のオリジナルよりアーカイブ。 2007年4月11日閲覧。
  17. ^ "Cortex-M1". Arm Developer . 2020年9月23日閲覧。
  18. ^ "Cortex-M3". Arm Developer . 2020年9月23日閲覧。
  19. ^ "Cortex-M4". Arm Developer . 2020年9月23日閲覧。
  20. ^ "Cortex-M7". Arm Developer . 2020年9月23日閲覧。
  21. ^ “Cortex-M23”. Arm Developer . 2020年9月23日閲覧。
  22. ^ "Cortex-M33". Arm Developer . 2020年9月23日閲覧。
  23. ^ “Cortex-M35P”. Arm Developer . 2019年5月8日時点のオリジナルよりアーカイブ。2019年4月29日閲覧。
  24. ^ "Cortex-M52". Arm Developer . 2023年11月23日閲覧。
  25. ^ "Cortex-M55". Arm Developer . 2020年9月28日閲覧。
  26. ^ "Cortex-M85". Arm Developer . 2022年7月7日閲覧。
  27. ^ abcd "Cortex-R – Arm Developer". ARM Developer . Arm Ltd. 2018年3月30日時点のオリジナルよりアーカイブ。2018年3月29日閲覧。
  28. ^ "Cortex-R4". Arm Developer . 2020年9月23日閲覧。
  29. ^ ab “Cortex-R5 & Cortex-R7 Press Release; ARM Holdings; 2011年1月31日”. 2011年7月7日時点のオリジナルよりアーカイブ。 2011年6月13日閲覧。
  30. ^ "Cortex-R5". Arm Developer . 2020年9月23日閲覧。
  31. ^ "Cortex-R7". Arm Developer . 2020年9月23日閲覧。
  32. ^ "Cortex-R8". Arm Developer . 2020年9月23日閲覧。
  33. ^ “Cortex-R52”. Arm Developer . 2023年11月23日時点のオリジナルよりアーカイブ。 2023年11月23日閲覧。
  34. ^ “Cortex-R52”. Arm Developer . 2023年11月23日時点のオリジナルよりアーカイブ。 2023年11月23日閲覧。
  35. ^ "Cortex-R82". Arm Developer . 2020年9月30日閲覧。
  36. ^ 「Arm Cortex-R比較表_v2」（PDF） . ARM Developer . 2020年. 2020年9月30日閲覧。
  37. ^ "Cortex-A5". Arm Developer . 2020年9月23日閲覧。
  38. ^ ab 「ARMの新たなインテルキラーの奥深さ」The Register、2011年10月20日。2017年8月10日時点のオリジナルよりアーカイブ。 2017年8月10日閲覧。
  39. ^ “Cortex-A7”. Arm Developer . 2020年9月23日閲覧。
  40. ^ “Cortex-A8”. Arm Developer . 2020年9月23日閲覧。
  41. ^ "Cortex-A9". Arm Developer . 2020年9月23日閲覧。
  42. ^ “Cortex-A12の概要; ARM Holdings”. 2013年6月7日時点のオリジナルよりアーカイブ。2013年6月3日閲覧。
  43. ^ “独占：ARM Cortex-A15はCortex-A9より40パーセント高速 | ITProPortal.com”. 2011年7月21日時点のオリジナルよりアーカイブ。 2011年6月13日閲覧。
  44. ^ “Cortex-A15”. Arm Developer . 2020年9月23日閲覧。
  45. ^ “Cortex-A17”. Arm Developer . 2020年9月23日閲覧。
  46. ^ "Cortex-A32". Arm Developer . 2020年9月23日閲覧。
  47. ^ "Cortex-A34". Arm Developer . 2019年10月11日閲覧。
  48. ^ "Cortex-A35". Arm Developer . 2020年9月23日閲覧。
  49. ^ "Cortex-A53". Arm Developer . 2020年9月23日閲覧。
  50. ^ “Cortex-Ax vs performance”. 2017年6月15日時点のオリジナルよりアーカイブ。2017年5月5日閲覧。
  51. ^ 「ARM Cortex-A 32ビットおよび64ビットコアの相対パフォーマンス」、2015年4月9日。2017年5月1日時点のオリジナルよりアーカイブ。2017年5月5日閲覧。
  52. ^ "Cortex-A57". Arm Developer . 2020年9月23日閲覧。
  53. ^ abcde シマ、デズー (2018 年 11 月)。 「ARM のプロセッサライン」(PDF)。オーブダ大学ノイマン学部。2022 年5 月 26 日に取得。
  54. ^ "Cortex-A72". Arm Developer . 2020年9月23日閲覧。
  55. ^ "Cortex-A73". Arm Developer . 2020年9月23日閲覧。
  56. ^ “Hardware.Info Nederland”. nl.hardware.info (オランダ語). 2018年12月24日時点のオリジナルよりアーカイブ。2017年11月27日閲覧。
  57. ^ "Cortex-A55". Arm Developer . 2020年9月23日閲覧。
  58. ^ "Cortex-A65". Arm Developer . 2020年10月3日閲覧。
  59. ^ "Cortex-A65AE". Arm Developer . 2019年10月11日閲覧。
  60. ^ “Hardware.Info Nederland”. nl.hardware.info (オランダ語). 2018年12月24日時点のオリジナルよりアーカイブ。2017年11月27日閲覧。
  61. ^ "Cortex-A75". Arm Developer . 2020年9月23日閲覧。
  62. ^ abc 「ArmのCortex-A76 CPUが発表：7nmプロセスの頂点を目指す」AnandTech 2018年11月16日時点のオリジナルよりアーカイブ。 2018年11月15日閲覧。
  63. ^ "Cortex-A76". Arm Developer . 2020年9月23日閲覧。
  64. ^ "Cortex-A76AE". Arm Developer . 2020年9月29日閲覧。
  65. ARMによれ ば、Cortex-A77は、Geekbench 4では前世代機に比べて20%のIPCシングルスレッド性能向上、SPECint2006では23%、SPECfp2006では35%、SPECint2017では20%、SPECfp2017では25%の向上を実現している。
  66. ^ "Cortex-A77". Arm Developer . 2019年6月16日閲覧。
  67. ^ “Cortex-A78”. Arm Developer . 2020年9月29日閲覧。
  68. ^ "Cortex-A78AE". Arm Developer . 2020年9月30日閲覧。
  69. ^ "Cortex-A78C". Arm Developer . 2020年11月26日閲覧。
  70. ^ "Cortex-A510". developer.arm.com . 2024年10月11日閲覧。
  71. ^ 「コンシューマーコンピューティング向け初のArmv9 Cortex CPU」. community.arm.com . 2021年8月24日閲覧。
  72. ^ "Cortex-A715". developer.arm.com . 2024年10月11日閲覧。
  73. ^ "Cortex-A320". developer.arm.com . 2025年2月26日閲覧。
  74. ^ "Cortex-A520". developer.arm.com . 2024年10月11日閲覧。
  75. ^ "Cortex-A720". developer.arm.com . 2024年10月11日閲覧。
  76. ^ "Cortex-A725". developer.arm.com . 2024年10月11日閲覧。
  77. ^ "Cortex-X2". developer.arm.com . 2024年10月11日閲覧。
  78. ^ "Cortex-X3". developer.arm.com . 2024年10月11日閲覧。
  79. ^ "Cortex-X4". developer.arm.com . 2024年10月11日閲覧。
  80. ^ "Cortex-X925". developer.arm.com . 2024年10月11日閲覧。
  81. ^ 「ネオバースN1」.アーム開発者。2019 年6 月 16 日に取得。
  82. ^ “ネオバースE1”.アーム開発者。2020 年10 月 3 日に取得。
  83. ^ 「ネオバースV1」.開発者.arm.com 。2022 年8 月 30 日に取得。
  84. ^ 「ネオバースN2」.開発者.arm.com 。2022 年8 月 30 日に取得。
  85. ^ 「ネオバースV2」.開発者.arm.com 。2022 年5 月 8 日に取得。
  86. ^ 「ネオバースN3」.開発者.arm.com 。2024 年5 月 8 日に取得。
  87. ^ 「ネオバースV3」.開発者.arm.com 。2022 年5 月 8 日に取得。
  88. ^ 「プロセッサコア」. Faraday Technology . 2015年2月19日時点のオリジナルよりアーカイブ。2015年2月19日閲覧。
  89. ^ 「第3世代Intel XScaleマイクロアーキテクチャ：開発者マニュアル」（PDF） download.intel.comIntel 2007年5月2008年2月25日時点のオリジナルよりアーカイブ（PDF） 。 2010年12月2日閲覧。
  90. ^ ab 「Qualcommの新型Snapdragon S4：MSM8960とKraitアーキテクチャの探究」AnandTech。2011年10月9日時点のオリジナルよりアーカイブ。 2020年9月23日閲覧。
  91. ^ 「Snapdragon 820とKryo CPU：異機種コンピューティングとカスタムコンピューティングの役割」Qualcomm、2015年9月2日。2015年9月5日時点のオリジナルよりアーカイブ。 2015年9月6日閲覧。
  92. ^ Lal Shimpi, Anand (2012年9月15日). 「iPhone 5のA6 SoC：A15でもA9でもなく、AppleのカスタムCore」. AnandTech . 2012年9月15日時点のオリジナルよりアーカイブ。 2012年9月15日閲覧。
  93. ^ ab Smith, Ryan (2014年11月11日). 「Apple A8XのGPU - GAX6850、思ったよりも優れている」. AnandTech . 2014年11月30日時点のオリジナルよりアーカイブ。 2014年11月29日閲覧。
  94. ^ チェスター、ブランドン (2015年7月15日). 「Apple、A8 SoCと新型カメラを搭載してiPod Touchをリフレッシュ」AnandTech . 2015年9月5日時点のオリジナルよりアーカイブ。 2015年9月11日閲覧。
  95. ^ Ho, Joshua (2015年9月28日). 「iPhone 6sとiPhone 6s Plusの予備的結果」. AnandTech . 2016年5月26日時点のオリジナルよりアーカイブ。2015年12月18日閲覧。
  96. ^ Ho, Joshua (2015年9月28日). 「iPhone 7とiPhone 7 Plusのレビュー」. AnandTech . 2017年9月14日時点のオリジナルよりアーカイブ。 2017年9月14日閲覧。
  97. ^ “A11 Bionic - Apple”. WikiChip . 2019年2月1日閲覧。
  98. ^ 「iPhone XS & XS Maxレビュー：シリコンの秘密を解き明かす」AnandTech . 2019年2月12日時点のオリジナルよりアーカイブ。 2019年2月11日閲覧。
  99. ^ Frumusanu, Andrei. 「Apple iPhone 11、11 Pro、11 Pro Maxレビュー：パフォーマンス、バッテリー、カメラの進化」AnandTech . 2019年10月16日時点のオリジナルよりアーカイブ。 2019年10月20日閲覧。
  100. ^ Frumusanu, Andrei. 「iPhone 12 & 12 Proレビュー：新デザインと収益減少」AnandTech . 2020年11月30日時点のオリジナルよりアーカイブ。 2021年4月5日閲覧。
  101. ^ 「AppliedMicroの64コアチップがARMコア戦争の火種になる可能性」2014年8月12日。2014年8月21日時点のオリジナルよりアーカイブ。 2014年8月21日閲覧。
  102. ^ “NVIDIA Denver Hot Chips Disclosure”. 2014年12月5日時点のオリジナルよりアーカイブ。2014年11月29日閲覧。
  103. ^ “Mile High Milestone: Tegra K1 "Denver" はAndroid向け初の64ビットARMプロセッサとなる”. 2014年8月12日時点のオリジナルよりアーカイブ。 2014年11月29日閲覧。
  104. ^ 「Drive Xavier für autonome Autos wird ausgeliefert」（ドイツ語）。 2018年3月5日のオリジナルからアーカイブ。2018 年3 月 5 日に取得。
  105. ^ 「NVIDIA Drive Xavier SOC 詳細 – 驚異のエンジニアリング、90億個のトランジスタを搭載したこれまでで最大かつ最も複雑なSOC設計」2018年1月8日。2018年2月24日時点のオリジナルよりアーカイブ。 2018年3月5日閲覧。
  106. ^ 「AMD、K12コア：カスタム64ビットARMデザインを2016年に発表」。2015年6月26日時点のオリジナルよりアーカイブ。 2015年6月26日閲覧。
  107. ^ 「Samsung、Cat.12/13モデムとカスタムCPUを搭載したExynos 8890を発表」AnandTech 2016年1月25日時点のオリジナルよりアーカイブ。 2020年9月23日閲覧。
  108. ^ 「Hot Chips 2018: SamsungのExynos-M3 CPUアーキテクチャを徹底分析」AnandTech . 2018年8月20日時点のオリジナルよりアーカイブ。 2018年8月20日閲覧。
  109. ^ “ISCA 2020: Samsung Exynos CPUマイクロアーキテクチャの進化”. AnandTech . 2020年6月3日. 2020年6月3日時点のオリジナルよりアーカイブ。2021年12月27日閲覧。
  110. ^ “ARM Company Milestones”. 2014年3月28日時点のオリジナルよりアーカイブ。2014年4月6日閲覧。
  111. ^ “ARMプレスリリース”. 2014年4月9日時点のオリジナルよりアーカイブ。2014年4月6日閲覧。
  112. ^ 「Armの新しいCortex-A78とCortex-X1マイクロアーキテクチャ：効率とパフォーマンスの相違」Anandtech . 2020年5月26日時点のオリジナルよりアーカイブ。2021年4月15日閲覧。
  113. ^ 「Arm、Neoverse V1 & N2 Infrastructure CPUを発表：IPC50%向上、SVEサーバーコア搭載」Anandtech 2020年9月22日. オリジナルより2020年9月22日時点のアーカイブ。 2021年4月15日閲覧。

さらに読む

「https://en.wikipedia.org/w/index.php?title=List_of_ARM_processors&oldid=1319289435」から取得