ARMプロセッサの比較

これは、 Arm Holdings（ARM Cortex-A ）とサードパーティが設計したARM命令セットアーキテクチャ・アプリケーションプロセッサコアの比較です。ARM Cortex-R、 ARM Cortex-M 、および従来のARMコアは含まれていません。

ARMv7-A

これは、 ARMv7-A（Aはアプリケーション[1]を意味する）命令セットアーキテクチャとその必須またはオプションの拡張である最新のAArch32を実装した32ビット中央処理装置を比較した表です。

コアデコード
幅		実行
ポート		パイプラインの
深さ		アウトオブオーダー実行FPUパイプライン
VFP		FPU
レジスタ		NEON
（SIMD）		big.LITTLEの
役割		仮想化[2]プロセス
技術		L0
キャッシュ		L1
キャッシュ		L2
キャッシュ		コア
構成		コア
あたりの速度（DMIPS / MHz）


ARM部品番号
（メインIDレジスタ内）
ARM Cortex-A518いいえVFPv4（オプション）16 × 64ビット64ビット幅（オプション）いいえいいえ40/28 nm4～64  KiB / コア1、2、41.570xC05
ARM Cortex-A725 [3]8いいえVFPv4はい16 × 64ビット64ビット幅少しはい[4]40/28 nm8～64 KiB / コア最大1  MiB（オプション）1、2、4、81.90xC07
ARM Cortex-A822 [5]13いいえVFPv3いいえ32 × 64ビット64ビット幅いいえいいえ65/55/45 nm32 KiB + 32 KiB256 または 512 KiB（標準）12.00xC08
ARM Cortex-A923 [6]8～11 [7]はいVFPv3（オプション）はい（16または32）×64ビット64ビット幅（オプション）コンパニオンコアいいえ[7]65/45/40/32/28 nm32 KiB + 32 KiB1 MiB1、2、42.50xC09
ARM Cortex-A12211はいVFPv4はい32 × 64ビット128ビット幅いいえ[8]はい28 nm32～64 KiB + 32 KiB256 KiBから8 MiB1、2、43.00xC0D
ARM Cortex-A1538 [3]15/17-25はいVFPv4はい32 × 64ビット128ビット幅大きいはい[9]32/28/20 nm32 KiB + コアあたり 32 KiBクラスタあたり最大4 MiB、チップあたり最大8 MiB2、4、8（4×2）3.5から4.010xC0F
ARM Cortex-A172 [10]11歳以上はいVFPv4はい32 × 64ビット128ビット幅大きいはい28 nm32 KiB + コアあたり 32 KiB256 KiB、最大8 MiB最大44.00xC0E
クアルコム スコーピオン23 [11]10はい（FXUとLSUのみ）[12]VFPv3はい128ビット幅いいえ65 / 45 nm32 KiB + 32 KiB256 KiB (シングルコア)
512 KiB (デュアルコア)		1、22.10x00F
クアルコム・クレイト[13]3711はいVFPv4 [14]はい128ビット幅いいえ28 nm4 KiB + 4 KiB 直接マップ16 KiB + 16 KiB 4 ウェイ セット アソシアティブ1 MiB 8ウェイセットアソシエイティブ（デュアルコア）/ 2 MiB（クアッドコア）2、43.3 (クレイト 200)
3.39 (クレイト 300)
3.39 (クレイト 400)
3.51 (クレイト 450)		0x04D

0x06F
迅速3512はいVFPv4はい32 × 64ビット128ビット幅いいえ32 nm32 KiB + 32 KiB1 MiB23.5?
コアデコード
幅		実行
ポート		パイプラインの
深さ		アウトオブオーダー実行FPUパイプライン
VFP		FPU
レジスタ		NEON
（SIMD）		big.LITTLEの
役割		仮想化[2]プロセス
技術		L0
キャッシュ		L1
キャッシュ		L2
キャッシュ		コア
構成		コア
あたりの速度（DMIPS / MHz）


ARM部品番号
（メインIDレジスタ内）

ARMv8-A

これは、 ARMv8-A命令セットアーキテクチャとその必須またはオプションの拡張機能を実装した64/32ビット中央処理装置（ CPU）の表です。ほとんどのチップは、レガシーアプリケーション向けに32ビットARMv7-Aをサポートしています。このタイプのチップはすべて、従来のARMv7-AおよびNEON（SIMD ）チップよりも優れた浮動小数点ユニット（FPU）を備えています。これらのチップの中には、従来の32ビットアーキテクチャ（ARMv7）のコアを含むコプロセッサを搭載しているものもあります。Samsung Exynos 7 Octaのように、ARM Cortex-A53とARM Cortex-A57の両方を搭載できるSoCチップもあります。

会社コアリリースリビジョンデコードパイプラインの
深さ		アウトオブオーダー
実行		分岐
予測		big.LITTLEの役割実行
ポート		SIMDFab
（nm）		同時MTL0キャッシュL1キャッシュ
命令 + データ
（KiB単位）		L2キャッシュL3キャッシュ
コア構成
​		コアあたりの速度（DMIPS/
MHz [注1]）		クロックレートARM部品番号（メインIDレジスタ内）
持っていてエントリー
アーム皮質A32 [15]2017ARMv8.0-A ( 32ビット
のみ)		2ワイド8いいえ0?少し??28 [16]いいえいいえ8～64 + 8～640～1 MiBいいえ1～4歳以上2.3?0xD01
皮質A34 [17]2019ARMv8.0-A ( 64ビット
のみ)		2ワイド8いいえ0?少し???いいえいいえ8～64 + 8～640～1 MiBいいえ1～4歳以上??0xD02
皮質A35 [18]2017ARMv8.0-A2ワイド[19]8いいえ0はい少し??28 / 16 /
14 / 10		いいえいいえ8～64 + 8～640 / 128 KiB～1 MiBいいえ1～4歳以上1.7 [20] -1.85?0xD04
皮質A53 [21]2014ARMv8.0-A2ワイド8いいえ0条件付き+
間接分岐
予測		大きい/小さい2?28 / 20 /
16 / 14 / 10		いいえいいえ8～64 + 8～64128 KiB～2 MiBいいえ1～4歳以上2.24 [22]?0xD03
皮質A55 [23]2017ARMv8.2-A2ワイド8いいえ0大きい/小さい2?28 / 20 /
16 / 14 / 12 / 10 / 5 [24]		いいえいいえ16～64 + 16～640～256 KiB/コア0～4 MiB1～8歳以上2.65 [25]?0xD05
皮質A57 [26]2013ARMv8.0-A3ワイド15はい
3ワイドディスパッチ		??大きい8?28 / 20 /
16 [27]  / 14		いいえいいえ48 + 320.5～2 MiBいいえ1～4歳以上4.1 [20] -4.8?0xD07
皮質A65 [28]2019ARMv8.2-A ( 64ビット
のみ)		2ワイド10～12歳はい
4ワイドディスパッチ		2階建て?9?SMT2いいえ32～64 + 32～64 KiB0、64～256 KiB0、0.5～4 MiB1-8??0xD06
皮質A65AE [29]2019ARMv8.2-A??はい2階建て?2?SMT2いいえ32～64 + 32～64 KiB64～256 KB0、0.5～4 MiB1～8??0xD43
皮質A72 [30]2015ARMv8.0-A3ワイド15はい
5ワイドディスパッチ		2階建て大きい828 / 16いいえいいえ48 + 320.5～4 MiBいいえ1～4歳以上4.7 [22] -6.3 [31]?0xD08
皮質A73 [32]2016ARMv8.0-A2ワイド11～12はい
4ワイドディスパッチ		2階建て大きい728 / 16 / 10いいえいいえ64 + 32/641～8 MiBいいえ1～4歳以上4.8 [20] –8.5 [31]?0xD09
皮質A75 [23]2017ARMv8.2-A3ワイド11～13はい
6ワイドディスパッチ		2階建て大きい8?2*128b28 / 16 / 10いいえいいえ64 + 64256～512 KiB/コア0～4 MiB1～8歳以上6.1 [20] –9.5 [31]?0xD0A
皮質A76 [33]2018ARMv8.2-A4ワイド11～13はい
8ワイドディスパッチ		1282階建て大きい82*128b10月7日いいえいいえ64 + 64256～512 KiB/コア1～4 MiB1～46.4?0xD0B
皮質A76AE [34]2018ARMv8.2-A??はい1282階建て大きい??いいえいいえ??????0xD0E
皮質A77 [35]2019ARMv8.2-A4ワイド11～13はい
10ワイドディスパッチ		1602階建て大きい122*128b7いいえ1.5K件のエントリ64 + 64256～512 KiB/コア1～4 MiB1～47.3 [20] [36]?0xD0D
皮質A78 [37] [38]2020ARMv8.2-A4ワイドはい160はい大きい132*128bいいえ1.5K件のエントリ32/64 + 32/64256～512 KiB/コア1～4 MiB1～47.6～8.2?0xD41
皮質X1 [39]2020ARMv8.2-A5ワイド[39]?はい224はい大きい154*128bいいえ3K件のエントリ64 + 64最大1MiB [39]最大8MiB [39]カスタム[39]10-11?0xD44
りんごサイクロン[40]2013ARMv8.0-A6ワイド[41]16 [41]はい[41]192はいいいえ9 [41]28 [42]いいえいいえ64 + 64 [41]1 MiB [41]4 MiB [41]2 [43]?1.3～1.4GHz
台風2014ARMv8.0‑A6ワイド[44]16 [44]はい[44]はいいいえ920いいえいいえ64 + 64 [41]1 MiB [44]4 MiB [41]2、3（A8X）?1.1～1.5GHz
ツイスター2015ARMv8.0‑A6ワイド[44]16 [44]はい[44]はいいいえ916 / 14いいえいいえ64 + 64 [44]3 MiB [44]4 MiB [44]
いいえ ( A9X )		2?1.85～2.26GHz
ハリケーン2016ARMv8.0‑A6ワイド[45]16はい「ビッグ」（A10 / A10Xと「LITTLE」 Zephyrコアの組み合わせ
）		93*128b16 ( A10 )
10 ( A10X )		いいえいいえ64 + 64 [46]3 MiB [46] ( A10 )
8 MiB ( A10X )		4 MiB [46] ( A10 )
いいえ ( A10X )		2xハリケーン(A10)
3xハリケーン(A10X)		?2.34～2.36GHz
ゼファーARMv8.0‑A3ワイド12はい少し516 ( A10 )
10 ( A10X )		いいえいいえ32 + 32 [47]1 MiB4 MiB [46] ( A10 )
いいえ ( A10X )		ゼファー（A10）2台、ゼファー（A10X）
3台		?1.09～1.3GHz
モンスーン2017ARMv8.2‑A [48]7ワイド16はい「大きい」（Apple A11と「小さな」 Mistralコアの組み合わせ
）		113*128b10いいえいいえ64 + 64 [47]8 MiBいいえ2倍のモンスーン?2.39GHz
ミストラルARMv8.2‑A [48]3ワイド12はい少し510いいえいいえ32 + 32 [47]1 MiBいいえミストラル×4?1.19GHz
渦2018ARMv8.3‑A [49]7ワイド16はい「ビッグ」（Apple A12 / Apple A12X / Apple A12Zと「LITTLE」 Tempestコアの組み合わせ
）		113*128b7いいえいいえ128 + 128 [47]8 MiBいいえ2倍ボルテックス（A12）
4倍ボルテックス（A12X/A12Z）		?2.49GHz
嵐ARMv8.3‑A [49]3ワイド12はい少し57いいえいいえ32 + 32 [47]2 MiBいいえテンペスト4個?1.59GHz
稲妻2019ARMv8.4‑A [50]8ワイド16はい560「大きい」 （ Apple A13では「小さな」 Thunderコアと組み合わせる）
113*128b7いいえいいえ128 + 128 [51]8 MiBいいえライトニング2個?2.65GHz
雷ARMv8.4‑A [50]3ワイド12はい少し57いいえいいえ96 + 48 [52]4 MiBいいえサンダー4個?1.8GHz
ファイアストーム2020ARMv8.4-A [53]8ワイド[54]はい630 [55]「大きい」（Apple A14およびApple M1/M1 Pro/M1 Max/M1 Ultraに「小さな」 Icestormコアを組み合わせ
）		144*128b5いいえ192 + 1288 MiB (A14)
12 MiB (M1)
24 MiB (M1 Pro/M1 Max)
48 MiB (M1 Ultra)		いいえファイアストーム（A14）×2 、ファイアストーム（M1）
×4

6倍または8倍のファイアストーム（M1 Pro）
8倍のファイアストーム（M1 Max）
16倍のファイアストーム（M1 Ultra）

?3.0～3.23GHz
アイスストームARMv8.4-A [53]4ワイドはい110少し72*128b5いいえ128 + 644 MiB
8 MiB (M1 ウルトラ)		いいえ4x Icestorm (A14/M1)
2x Icestorm (M1 Pro/Max)
4x Icestorm (M1 Ultra)		?1.82～2.06GHz
雪崩2021ARMv8.6‑A [53]8ワイドはい「大きい」（Apple A15とApple M2/M2 Pro/M2 Max/M2 Ultraに「小さな」 Blizzardコアを組み合わせ
）		144*128b5いいえ192 + 12812 MiB (A15)
16 MiB (M2)
32 MiB (M2 Pro/M2 Max)
64 MiB (M2 Ultra)		いいえ2xアバランチ(A15)
4xアバランチ(M2)
6x または 8xアバランチ(M2 Pro)

8xアバランチ(M2 Max)
16xアバランチ(M2 Ultra)

?2.93～3.49GHz
ブリザードARMv8.6‑A [53]4ワイドはい少し82*128b5いいえ128 + 644 MiB
8 MiB (M2 ウルトラ)		いいえ4xブリザード?2.02～2.42GHz
エベレスト2022ARMv8.6‑A [53]8ワイドはい「大きい」（Apple A16では「小さな」 Sawtoothコアと組み合わせる
）		144*128b5いいえ192 + 12816 MiBいいえエベレスト2倍?3.46GHz
ノコギリ歯ARMv8.6‑A [53]4ワイドはい少し82*128b5いいえ128 + 644 MiBいいえ4xノコギリ歯?2.02GHz
エヌビディアデンバー[56] [57]2014ARMv8-A2ワイドARM

またはバイナリ変換された VLIW

13ソフトウェアによってVLIWコードに変換された場合直接+
間接分岐
予測		いいえ728いいえいいえ128 + 642 MiBいいえ2??
デンバー 2 [58]2016ARMv8-A?13ソフトウェアによってVLIWコードに変換された場合直接+
間接分岐
予測		「スーパー」NVIDIA独自の実装?16いいえいいえ128 + 642 MiBいいえ2??
カーメル2018ARMv8.2-A?直接+
間接分岐
予測		?12いいえいいえ128 + 642 MiB(4 MiB @ 8 コア)2 (+ 8)6.5～7.4?
カビウムサンダーX [59] [60]2014ARMv8-A2ワイド9 [60]はい[59]2階建て?28いいえいいえ78 + 32 [61] [62]16 MiB [61] [62]いいえ8～16、24～48??
サンダーX2
[注 2] [64]		2018年[65]ARMv8.1-A
[66]		4ワイド
「4μops」[67] [68]		?はい[69]多層??16 [70]SMT4いいえ32 + 32
（データ8ウェイ）
コアあたり256 KiB [71]
コアあたり1MiB [71]		16～32 [71]??
マーベルサンダーX32020年[72]ARMv8.3+ [72]8ワイド?はい
4ワイドディスパッチ		多層?77 [72]SMT4 [72]?64 + 32
コアあたり512 KiB		90 MiB60??
適用済み

マイクロ

ヘリックス2014???????40 / 28いいえいいえ32 + 32（コアあたり、
ライト
スルー、パリティ付き）[73]
コアペアごとに256 KiBを共有（ECC付き）		1 MiB/コア2、4、8??
X-遺伝子2013?4ワイド15はい???40 [74]いいえいいえ8 MiB84.2?
X-Gene 22015?4ワイド15はい???28 [75]いいえいいえ8 MiB84.2?
X-Gene 3 [75]2017???????16いいえいいえ??32 MiB32??
クアルコムクリオ2015ARMv8-A??はい2レベル？「大きい」または「小さい」
クアルコム独自の同様の実装		?14 [76]いいえいいえ32+24 [77]0.5～1 MiB2+26.3?
クリオ2002016ARMv8-A2ワイド11～12はい
7ワイドディスパッチ		2階建て大きい714 / 11 / 10 / 6 [78]いいえいいえ64 + 32/64?512 KiB/ゴールドコアいいえ4?1.8～2.45GHz
2ワイド8いいえ0条件付き+
間接分岐
予測		少し28～64? + 8～64?256 KiB/シルバーコア4?1.8～1.9GHz
クライオ3002017ARMv8.2-A3ワイド11～13はい
8ワイドディスパッチ		2階建て大きい810 [78]いいえいいえ64+64 [78]256 KiB/ゴールドコア2 MiB2、4?2.0～2.95GHz
2ワイド8いいえ0条件付き+
間接分岐
予測		少し2816～64？+16～64？128 KiB/シルバー4、6?1.7～1.8GHz
クライオ4002018ARMv8.2-A4ワイド11～13はい
8ワイドディスパッチ		はい大きい811月8日7日いいえいいえ64 + 64512 KiB/ゴールドプライム

256 KiB/ゴールド

2 MiB2、1+1、4、1+3?2.0～2.96GHz
2ワイド8いいえ0条件付き+
間接分岐
予測		少し216～64？+16～64？128 KiB/シルバー4、6?1.7～1.8GHz
クライオ5002019ARMv8.2-A4ワイド11～13はい
8ワイドディスパッチ		はい大きい8月7日いいえ?512 KiB/ゴールドプライム

256 KiB/ゴールド

3 MiB2、1+3?2.0～3.2GHz
2ワイド8いいえ0条件付き+
間接分岐
予測		少し2?128 KiB/シルバー4、6?1.7～1.8GHz
クライオ6002020ARMv8.4-A4ワイド11～13はい
8ワイドディスパッチ		はい大きい6 / 5いいえ?64 + 641024 KiB/ゴールドプライム

512 KiB/ゴールド

4 MiB2、1+3?2.2～3.0GHz
2ワイド8いいえ0条件付き+
間接分岐
予測		少し2?128 KiB/シルバー4、6?1.7～1.8GHz
ファルコル[79] [80]2017年[81]「ARMv8.1-Aの機能」[80] AArch64 のみ（32ビットではない）[80]4ワイド10～15歳はい
8ワイドディスパッチ		はい?810いいえ24 KB88 [80] + 32500KB1.25MiB40～48歳??
サムスンM1 [82] [83]2016ARMv8-A4ワイド13 [84]はい
9ワイドディスパッチ[85]		96大きい814いいえいいえ64 + 322 MiB [86]いいえ4?2.6GHz
M2 [82] [83]2017ARMv8-A4ワイド1002階建て大きい10いいえいいえ64 + 642 MiBいいえ4?2.3GHz
M3 [84] [87]2018ARMv8.2-A6ワイド15はい
12ワイドディスパッチ		2282階建て大きい1210いいえいいえ64 + 64コアあたり512 KiB4096KB4?2.7GHz
M4 [88]2019ARMv8.2-A6ワイド15はい
12ワイドディスパッチ		2282階建て大きい128月7日いいえいいえ64 + 64コアあたり512 KiB3072KB2?2.73GHz
M5 [89]2020ARMv8.2-A6ワイドはい
12ワイドディスパッチ		2282階建て大きい7いいえいいえ64 + 64コアあたり512 KiB3072KB2?2.73GHz
富士通A64FX [90] [91]2019ARMv8.2-A4/2ワイド7歳以上はい、
5ウェイですか?		はい該当なし8歳以上2*512b [92]7いいえいいえ64 + 6412+1 コアあたり 8MiBいいえ48+4?1.9GHz以上
ハイシリコンタイシャンV110 [93]2019ARMv8.2-A4ワイド?はい該当なし87いいえいいえ64 + 64コアあたり512 KiBコアあたり1 MiB???
会社コアリリースリビジョンデコードパイプラインの
深さ		アウトオブオーダー
実行		分岐
予測		big.LITTLEの役割実行ポートSIMDFab
（nm）		同時MTL0キャッシュL1キャッシュ
命令 + データ
（KiB単位）		L2キャッシュL3キャッシュ
コア構成
​		コアあたりの速度（DMIPS/
MHz [注1]）		クロックレートARM部品番号（メインIDレジスタ内）

ARMv9-A

会社コアリリースリビジョンデコードパイプラインの深さアウトオブオーダー実行分岐
予測		big.LITTLEの役割実行ポートSIMDFab
（nm）		同時MTL0キャッシュL1キャッシュ
命令 + データ
（KiB単位）		L2キャッシュL3キャッシュ
コア構成
​		コアあたりの速度（DMIPS/
MHz [注1]）		クロックレートARM部品番号（メインIDレジスタ内）
持っていてエントリー
アームコルテックスA5102021年5月ARMv9-A3ワイド8つのステージいいえN/A (アウトオブオーダー実行をサポートしていません)大型コアと同様の高度な技術だが、詳細は非公開少し2つの実行ポートはい5nmいいえ該当なしそれぞれ32 KBまたは64 KB構成可能、通常 128 KB ～ 512 KB該当なし通常はCortex-A710とペア構成（例：1+3）明確には述べられていないが、A55に比べてパフォーマンスが35%向上する最大 2.85 GHz (実装によって異なります)0xD46
コルテックスA7102021年5月ARMv9-A4ワイド10ステージはい160件のエントリーより大きな構造とより高い精度で強化大きい13個の実行ポートはい5nmはい指定されていない各64/128 KiB256/512 キロバイトオプション、最大16 MiB通常1+3+4（大きい、小さい）結果には指定されていません最大3.0GHz（約）0xD47
コルテックスA7152022年6月ARMv9-A5ワイド10ステージはい160件のエントリー高度な分岐予測機能大きい13個の実行ポートはい4nmはい指定されていない各64 KiB1 MiB16 MiB（特定の構成の場合）1+3+4または同様の設定指定されていないが、高効率のために設計されている最大2.8GHz0xD4D
コルテックスX22021年5月ARMv9-A5ワイド10ステージはい288件のエントリー精度が向上した高度な大きい15個の実行ポートはい5nmはい指定されていない各64 KiB1 MiB8 MiB1+3+4 (X2+A710+A510)指定されていない最大3.2GHz0xD48
コルテックスX32022年6月ARMv9-A6ワイド9つのステージはい320件のエントリー高度な分岐予測機能大きい15個の実行ポートはい4nmはい指定されていない各64 KiB1 MiB16 MiB1+3+4または最大8+4指定されていない最大3.6GHz0xD4E

参照

注記

  1. ^ abc Dhrystone (「DMIPS」で示唆されている) は 1980 年代に開発された合成ベンチマークであるため、現在のワークロードを代表するものではなくなっています。注意して使用してください。
  2. ^ 例：Broadcom Vulcan [63]

参考文献

  1. ^ 「ARM V7の相違点」。infocenter.arm.com ARM情報センター。 2016年6月1日閲覧。
  2. ^ ab 「ARMプロセッサのハードウェア仮想化サポート」。arm.com。ARMホールディングス。2016年6月1日閲覧。
  3. ^ ab 「ARM Cortex-A15とCortex-A7によるbig.LITTLE処理」(PDF) . arm.com . ARM Holdings . 2013年10月17日時点のオリジナル(PDF)からアーカイブ。 2014年8月6日閲覧。
  4. ^ 「Cortex-A7プロセッサ」. arm.com . ARM Holdings . 2016年6月1日閲覧。
  5. ^ 「Cortex-A8アーキテクチャ」. processors.wiki.TI.com . Texas Instruments . 2014年8月8日時点のオリジナルよりアーカイブ。 2014年8月6日閲覧。
  6. ^ 「ARM Cortex-A9プロセッサ」(PDF) . arm.com . ARM Holdings . 2014年11月17日時点のオリジナル(PDF)からアーカイブ。 2014年8月6日閲覧。
  7. ^ ab 「Cortex-A9プロセッサ」. arm.com . ARM Holdings . 2014年9月15日閲覧。
  8. ^ 「ARM Cortex-A17 / Cortex-A12 プロセッサのアップデート – アーキテクチャとプロセッサのブログ – Arm コミュニティのブログ – Arm コミュニティ」。
  9. ^ 「Cortex-A15プロセッサ」arm.com . ARM Holdings . 2016年8月9日閲覧。
  10. ^ 「ARM Cortex-A17 MPCoreプロセッサ テクニカルリファレンスマニュアル」(PDF) . infocenter.arm.com . ARM Holdings . 2014年9月18日閲覧。
  11. ^ Klug, Brian (2011年10月7日). 「Qualcommの新型Snapdragon S4：MSM8960とKraitアーキテクチャの探究」. anandtech.com . Anandtech . 2013年1月1日時点のオリジナルよりアーカイブ。 2014年8月6日閲覧。
  12. ^ Mallia, Lou (2007). 「Qualcomm モバイルアプリケーション向け高性能プロセッサコアおよびプラットフォーム」(PDF) . 2017年4月26日時点のオリジナル(PDF)からアーカイブ。 2014年5月8日閲覧。
  13. ^ 「Qualcommの新型Snapdragon S4：MSM8960とKraitアーキテクチャの探究」。2013年1月1日時点のオリジナルよりアーカイブ。
  14. ^ 「Qualcomm Snapdragon S4 (Krait) パフォーマンスプレビュー – 1.5 GHZ MSM8960 MDP および Adreno 225 ベンチマーク」。2013年1月16日時点のオリジナルよりアーカイブ。
  15. ^ Frumusanu, Andrei (2016年2月22日). 「ARM、Cortex-A32 IoTおよび組み込みプロセッサを発表」. Anandtech.com. 2016年2月24日時点のオリジナルよりアーカイブ。 2016年6月13日閲覧。
  16. ^ 「超高効率ARM Cortex-A32プロセッサが拡張… – ARM」arm.com . 2016年10月1日閲覧。
  17. ^ Ltd, Arm. 「Cortex-A34」. ARM Developer . 2019年10月10日閲覧。
  18. ^ 「Cortex-A35プロセッサ」。ARM。ARM Ltd.
  19. ^ Frumusanu, Andrei. 「ARM、ウェアラブル機器などに向けた超高効率な新型Cortex-A35 CPUを発表」。2015年11月12日時点のオリジナルよりアーカイブ。
  20. ^ abcde 「高性能プロセッサ、その他の興味深い講演」。Phoronixコメント。 2024年1月24日閲覧。
  21. ^ 「Cortex-A53プロセッサ」。ARM。ARM Ltd.
  22. ^ ab 「Xilinxデバイスにおける処理」（PDF） . Digilentの文書. 2024年1月24日閲覧。
  23. ^ Matt, Humrick (2017年5月29日). 「DynamIQとARMの新CPU：Cortex-A75、Cortex-A55を探る」Anandtech.com. 2017年5月29日時点のオリジナルよりアーカイブ。 2017年5月29日閲覧。
  24. ^ 「Qualcomm Snapdragon 888 5Gモバイルプラットフォーム」 。 2021年1月6日閲覧。
  25. ^ Cortex-A53と比較して18%のパフォーマンス向上に基づく「Arm Cortex-A55：エッジからクラウドまで効率的なパフォーマンス」。ARM . ARM Ltd.
  26. ^ Smith, Andrei Frumusanu, Ryan. 「ARM A53/A57/T760の調査 - Samsung Galaxy Note 4 Exynosレビュー」. anandtech.com . 2015年2月12日時点のオリジナルよりアーカイブ。 2019年6月17日閲覧。{{cite web}}: CS1 maint: multiple names: authors list (link)
  27. ^ 「TSMC、初の完全機能16FinFETネットワーキングプロセッサを発表」（プレスリリース）TSMC、2014年9月25日。2015年2月20日時点のオリジナルよりアーカイブ。 2015年2月19日閲覧。
  28. ^ 「Cortex-A65 – Arm Developer」ARM Ltd. 2020年7月14日閲覧。
  29. ^ 「Cortex-A65AE – Arm Developer」ARM Ltd. 2019年4月26日閲覧。
  30. ^ Frumusanu, Andrei. 「ARM、Cortex-A72アーキテクチャの詳細を公開」Anandtech . 2015年4月25日時点のオリジナルよりアーカイブ。 2015年4月25日閲覧。
  31. ^ abc 「ARMのプロセッサライン」（PDF） . users.nik.uni-obuda.hu . 2018年11月. 2023年10月24日閲覧。
  32. ^ Frumusanu, Andrei (2016年5月29日). 「ARM Cortex A73 – Artemis Unveiled」. Anandtech.com. 2016年5月31日時点のオリジナルよりアーカイブ。2016年5月31日閲覧。
  33. ^ Frumusanu, Andrei (2018年5月31日). 「ARM Cortex-A76 CPU Unveiled」. Anandtech. 2018年6月1日時点のオリジナルよりアーカイブ。 2018年6月1日閲覧。
  34. ^ 「Cortex-A76AE – Arm Developer」ARM Ltd. 2020年7月14日閲覧。
  35. ^ Schor, David (2019年5月26日). 「ArmがCortex-A77を発表、シングルスレッド性能を強化」WikiChip Fuse . 2019年6月17日閲覧。
  36. ARMによれ ば、Cortex-A77は、Geekbench 4では前世代機に比べて20%のIPCシングルスレッド性能向上、SPECint2006では23%、SPECfp2006では35%、SPECint2017では20%、SPECfp2017では25%の向上を実現している。
  37. ^ 「ArmがCortex-A78を発表：より少ないことはより豊かなこと」WikiChip Fuse 2020年5月26日. 2020年5月28日閲覧。
  38. ^ Ltd, Arm. 「Cortex-A78」. ARM Developer . 2020年5月28日閲覧。
  39. ^ abcde 「Arm Cortex-Xカスタムプログラムの紹介」. community.arm.com . 2020年5月28日閲覧。
  40. ^ Lal Shimpi, Anand (2013年9月17日). 「iPhone 5sレビュー：64ビットへの移行」AnandTech. 2013年9月21日時点のオリジナルよりアーカイブ。 2014年7月3日閲覧。
  41. ^ abcdefghi Lal Shimpi, Anand (2014年3月31日). 「AppleのCycloneマイクロアーキテクチャの詳細」AnandTech. 2014年3月31日時点のオリジナルよりアーカイブ。 2014年7月3日閲覧。
  42. ^ Dixon-Warren, Sinjin (2014年1月20日). 「Samsung 28nm HKMG Inside the Apple A7」. Chipworks. 2014年4月6日時点のオリジナルよりアーカイブ。 2014年7月3日閲覧。
  43. ^ Lal Shimpi, Anand (2013年9月17日). 「iPhone 5sレビュー：A7 SoC解説」AnandTech. 2013年9月21日時点のオリジナルよりアーカイブ。 2014年7月3日閲覧。
  44. ^ abcdefghij Ho, Joshua; Smith, Ryan (2015年11月2日). 「Apple iPhone 6sとiPhone 6s Plusのレビュー」AnandTech. 2015年11月4日時点のオリジナルよりアーカイブ。 2016年2月13日閲覧。
  45. ^ 「AppleはHurricane（A10）のマイクロアーキテクチャを6ワイドデコードから7ワイドデコードに移行した」AnandTech、2018年10月5日。2018年10月9日時点のオリジナルよりアーカイブ。
  46. ^ abcd 「Apple A10 Fusion：スペックとベンチマーク」 。 2025年7月21日閲覧。
  47. ^ abcde 「測定されたキャッシュサイズと推定されたキャッシュサイズ」。AnandTech。2018年10月5日。2018年10月9日時点のオリジナルよりアーカイブ。
  48. ^ ab 「Apple A11の新命令セット拡張」(PDF)。Apple Inc. 2018年6月8日。
  49. ^ ab “Apple A12 Pointer Authentication Codes”. Jonathan Levin, @Morpheus. 2018年9月12日. 2018年10月10日時点のオリジナルよりアーカイブ。 2018年10月8日閲覧。
  50. ^ ab 「A13にはARMv8.4が搭載されているようです（LLVMプロジェクトのソース、@Longhornに感謝します）」Jonathan Levin、@Morpheus。2020年3月13日。
  51. ^ “The Apple A13 SoC: Lightning & Thunder”. AnandTech. 2019年10月16日. オリジナルより2019年10月20日時点のアーカイブ。
  52. ^ 「A13のメモリサブシステム：L2の高速化とSLC帯域幅の拡大」AnandTech、2019年10月16日。2019年10月17日時点のオリジナルよりアーカイブ。
  53. ^ abcdef "llvm-project/llvm/lib/Target/AArch64/AArch64.td at main - llvm/llvm-project - GitHub". github.com . 2023年7月3日閲覧。
  54. ^ 「AppleがApple Silicon M1を発表：x86を廃止、A14をベースに何が期待できるか」AnandTech、2020年11月10日。2020年11月10日時点のオリジナルよりアーカイブ。
  55. ^ Frumusanu, Andrei. 「Apple、Apple Silicon M1を発表：x86を廃止、A14をベースに何が期待できるか」anandtech.com . 2020年11月10日時点のオリジナルよりアーカイブ。 2020年11月25日閲覧。
  56. ^ Stam, Nick (2014年8月11日). 「Mile High Milestone: Tegra K1 "Denver" はAndroid向け初の64ビットARMプロセッサとなる」. NVidia. 2014年8月12日時点のオリジナルよりアーカイブ。 2014年8月11日閲覧。
  57. ^ Gwennap, Linley. 「デンバー、ダイナミック・トランスレーションを活用してモバイル業界のライバルを凌駕」The Linley Group . 2015年4月24日閲覧。
  58. ^ Ho, Joshua (2016年8月25日). 「Hot Chips 2016: NVIDIAがTegra Parkerの詳細を公開」Anandtech. 2016年8月26日時点のオリジナルよりアーカイブ。 2016年8月25日閲覧。
  59. ^ ab De Gelas, Johan (2014年12月16日). 「ARM、サーバー市場でIntelに挑む」Anandtech. 2014年12月17日時点のオリジナルよりアーカイブ。 2017年3月8日閲覧。
  60. ^ ab De Gelas, Johan (2016年6月15日). 「Cavium ThunderXの調査」. Anandtech. 2016年6月16日時点のオリジナルよりアーカイブ。 2017年3月8日閲覧。
  61. ^ ab 「64ビットCortexプラットフォームがクラウドのx86サーバーに参入」。electronic design. 2014年6月5日. 2015年2月7日閲覧。
  62. ^ ab 「ThunderX_CP™ ワークロード最適化コンピューティングプロセッサーファミリー」(PDF) . Cavium. 2014年. 2015年2月7日閲覧。
  63. ^ 「⚙ D30510 Vulcan は ThunderX2T99 になりました」。reviews.llvm.org。
  64. ^ 「Caviumの新しい高性能ARMマイクロプロセッサとIsambardスーパーコンピュータの概要」WikiChip Fuse、2018年6月3日。 2019年6月17日閲覧。
  65. ^ Kennedy, Patrick (2018年5月7日). 「Cavium ThunderX2 256スレッドアームプラットフォームが一般提供開始」 . 2018年5月10日閲覧。
  66. ^ 「⚙ D21500 [AARCH64] Broadcom Vulcanのサポートを追加」。reviews.llvm.org。
  67. ^ Hayes, Eric (2014年4月7日). 「IDC HPC ユーザーフォーラム」(PDF) . hpcuserforum.com .
  68. ^ 「The Linley Group – Processor Conference 2013」。linleygroup.com。
  69. ^ 「ThunderX2 ARMプロセッサ - データセンターおよびクラウドアプリケーション向けの画期的なワークロード最適化プロセッサフ​​ァミリ - Cavium」。cavium.com。
  70. ^ 「Broadcom、サーバークラスのARMv8-Aマルチコアプロセッサアーキテクチャを発表」Broadcom、2013年10月15日。 2014年8月11日閲覧。
  71. ^ abc Kennedy, Patrick (2018年5月9日). 「Cavium ThunderX2のレビューとベンチマーク：真のArmサーバーオプション」Serve the Home . 2018年5月10日閲覧。
  72. ^ abcd Frumusanu, Andrei (2020年3月16日). “MarvellがThunderX3を発表：96コア＆384スレッドの第3世代Armサーバープロセッサ”. 2020年3月16日時点のオリジナルよりアーカイブ。
  73. ^ Ganesh TS (2014年10月3日). 「ARMv8、Applied MicroのHeliX SoCで組み込み対応へ」AnandTech. 2014年10月9日時点のオリジナルよりアーカイブ。 2014年10月9日閲覧。
  74. ^ Morgan, Timothy Prickett (2014年8月12日). 「Applied Micro、X-Gene ARMサーバーの将来像を描く」. Enterprisetech . 2014年10月9日閲覧。
  75. ^ ab De Gelas, Johan (2017年3月15日). 「AppliedMicroのX-Gene 3 SoC、サンプル出荷開始」. Anandtech. 2017年6月16日時点のオリジナルよりアーカイブ。 2017年3月15日閲覧。
  76. ^ 「Snapdragon 820とKryo CPU：異機種コンピューティングとカスタムコンピューティングの役割」Qualcomm、2015年9月2日。 2015年9月6日閲覧。
  77. ^ Frumusanu、Ryan Smith、Andrei. 「Qualcomm Snapdragon 820パフォーマンスプレビュー：Kryoとの出会い」。2015年12月11日時点のオリジナルよりアーカイブ。{{cite web}}: CS1 maint: multiple names: authors list (link)
  78. ^ abc Smith、Andrei Frumusanu、Ryan. 「Snapdragon 845パフォーマンスプレビュー：フラッグシップAndroid 2018の舞台設定」。2018年2月12日時点のオリジナルよりアーカイブ。 2018年6月11日閲覧。{{cite news}}: CS1 maint: multiple names: authors list (link)
  79. ^ Shilov, Anton (2016年12月16日). 「Qualcomm、48コアCentriq 2400 SoCのデモを実施、サンプル出荷開始」. Anandtech. 2016年12月17日時点のオリジナルよりアーカイブ。 2017年3月8日閲覧。2015年、QualcommはXilinxおよびMellanoxと提携し、自社のサーバー用SoCがFPGAベースのアクセラレータやデータセンター接続ソリューションと互換性を持つようにした（この提携の成果が現れる時期は遅くとも2018年になると思われる）。
  80. ^ abcd Cutress, Ian (2017年8月20日). 「Falkorのマイクロアーキテクチャの分析」. Anandtech. 2017年8月20日時点のオリジナルよりアーカイブ。 2017年8月21日閲覧。コードネームFalkorのCPUコアは、ARMv8.0に準拠しつつもARMv8.1の機能も備えているため、ソフトウェアは他のARM環境からシームレスに移行できる可能性がある（あるいは再コンパイルが必要になる）。Centriq 2400ファミリーはAArch32をサポートせず、AArch64のみに対応する予定だ。Qualcommは、これにより消費電力とダイ面積をある程度節約できるが、ターゲットとするエコシステムが既に64ビットに移行しているため、この方法を選択したと述べている。 Centriq 2400の製品管理担当シニアディレクターであるQualcommのChris Bergen氏は、新興企業や新進企業の大多数がデータセンターのベースとして64ビットからスタートしており、32ビットは考慮すらしていないと述べています。これが、ここでAArch64のみを選択した理由です。[..] マイクロオペレーションキャッシュ/L0命令キャッシュ（ウェイ予測付き）[..] L1命令キャッシュは64KBで、他のARMアーキテクチャコア設計と同様に64バイトラインを使用しますが、8ウェイアソシアティビティを備えています。ソフトウェアでは、L0は透過的であるため、L1命令キャッシュは88KBのキャッシュとして表示されます。
  81. ^ Shrout, Ryan (2017年11月8日). 「Qualcomm Centriq 2400 Armベースサーバープロセッサ、商用出荷開始」. PC Per . 2017年11月8日閲覧。
  82. ^ ab Ho, Joshua. 「Hot Chips 2016: Exynos M1アーキテクチャ公開」。2016年8月26日時点のオリジナルよりアーカイブ。
  83. ^ ab Frumusanu, Andrei. 「Samsung、Cat.12/13モデムとカスタムCPUを搭載したExynos 8890を発表」。2016年1月25日時点のオリジナルよりアーカイブ。
  84. ^ ab Frumusanu, Andrei (2018年1月23日). 「Samsung Exynos M3 – 6-wide Decode with 50%+ IPC Improvement」. Anandtech. 2018年1月24日時点のオリジナルよりアーカイブ。 2018年1月25日閲覧。
  85. ^ Frumusanu, Andrei. 「Hot Chips 2016: Exynos M1アーキテクチャ公開」Anandtech . 2016年8月26日時点のオリジナルよりアーカイブ。 2017年5月29日閲覧。
  86. ^ 「サムスンのGalaxy S7シリコン脳の奥深くに『ニューラルネットワーク』を発見」The Register。
  87. ^ Frumusanu, Andrei. 「Hot Chips 2018: Samsung's Exynos-M3 CPU Architecture Deep Dive」. anandtech.com . 2018年8月20日時点のオリジナルよりアーカイブ。 2019年6月17日閲覧。
  88. ^ Schor, David (2019年1月14日). 「Samsung、Exynos M4の変更点を公開、ARMv8.2のサポートをアップグレード、バックエンドを再構築」WikiChip Fuse . 2019年6月17日閲覧。
  89. ^ Frumusanu, Andrei. 「ISCA 2020: Samsung Exynos CPUマイクロアーキテクチャの進化」. anandtech.com . 2020年6月3日時点のオリジナルよりアーカイブ。2021年1月24日閲覧。
  90. ^ 富士通 ポスト京コンピュータ向け高性能CPU (PDF)、2018年7月21日、 2019年9月16日閲覧
  91. ^ Arm A64fxとポスト「京」：HPC向け画期的なCPUとスーパーコンピュータ、そしてビッグデータ/AIとの融合（PDF）、2019年4月3日、 2019年9月16日閲覧。
  92. ^ 「富士通、窒化ガリウムトランジスタの出力を3倍にすることに成功 – Fujitsu Global」. fujitsu.com . 2020年11月23日閲覧。
  93. ^ Schor, David (2019年5月3日). 「Huawei、KunpengサーバーCPUを拡張、次世代向けにSMTとSVEを計画」WikiChip Fuse . 2019年12月13日閲覧。
Retrieved from "https://en.wikipedia.org/w/index.php?title=Comparison_of_ARM_processors&oldid=1322507157"