テンソル処理ユニット

テンソル処理ユニット
テンソルプロセッシングユニット3.0
デザイナーグーグル
紹介された2015年[1]
タイプニューラルネットワーク
機械学習

Tensor Processing Unit ( TPU ) は、Googleが自社のTensorFlowソフトウェアを使用してニューラル ネットワーク機械学習向けに開発したAI アクセラレータ の特定用途向け集積回路(ASIC)です。 [2] Google は 2015 年に社内で TPU の使用を開始し、2018 年にはクラウド インフラストラクチャの一部として、またチップの小型バージョンを販売することで、サードパーティが利用できるようにしました。

CPUとGPUとの比較

グラフィックス処理装置（ GPU）と比較して、TPUは、ラスタライズやテクスチャマッピング用のハードウェアを必要とせず、ジュールあたりの入出力操作数が多い（例えば8ビット精度など）大量の低精度計算（例えば8ビット精度など）[3]向けに設計されています。[4] TPU ASICは、ノーマン・ジョッピ氏によると、データセンターラック内のハードドライブスロットに収まるヒートシンクアセンブリに搭載されています。[5]

機械学習モデルの種類によって、適したプロセッサの種類は異なります。TPUはCNNに適しており、GPUは一部の全結合型ニューラルネットワークに適しており、CPUはRNNに有利です。[6]

歴史

TPUの初期のエンジニアの一人であり[1] 、後にGroqの創設者となるジョナサン・ロス氏によると、Googleでは3つの別々のグループがAIアクセラレータを開発しており、最終的にTPUが採用されたとのことです。彼は当時シストリックアレイという概念を知らず、その言葉を聞いた時、「ああ、それがシストリックアレイって言うんだ？なんとなく腑に落ちた」と思いました。[7]

テンソル処理ユニットは2016年5月のGoogle I/Oで発表され、同社はTPUがすでに1年以上自社のデータセンター内で使用されていると述べた。 [5] [4] Googleが2017年に発表したその作成に関する論文では、1990年代に構築された同様のアーキテクチャの以前のシストリック行列乗算器に言及している。[8]このチップは、ニューラルネットワークなどの機械学習アプリケーションに使用される記号数学ライブラリであるGoogleのTensorFlowフレームワーク用に特別に設計されている。[9]ただし、2017年時点で、Googleは他の種類の機械学習にはCPUとGPUをまだ使用していた。[5]他のAIアクセラレータ設計も他のベンダーから登場しており、組み込みおよびロボット市場を対象としている。

GoogleのTPUは独自のものです。一部のモデルは市販されており、2018年2月12日、ニューヨーク・タイムズ紙はGoogleが「クラウドコンピューティングサービスを通じて他社にこれらのチップへのアクセスを許可する予定だ」と報じました。[10] Googleは、人間対機械の囲碁対局であるAlphaGo対イ・セドル戦[4]や、チェス、将棋、囲碁のルールのみから対戦プログラムを生成し、これらのゲームで上位のプログラムに勝利したAlphaZeroシステムにもTPUが使用されていると述べています。 [11] GoogleはGoogleストリートビューのテキスト処理にもTPUを使用し、ストリートビューデータベース内のすべてのテキストを5日以内に見つけることができました。Googleフォトでは、1つのTPUで1日あたり1億枚以上の写真を処理できます。 [5]また、Googleが検索結果を提供するために使用するRankBrainにもTPUが使用されています。[12]

Googleは、Google Cloud Platform [13]の一部であるCloud TPUサービスと、ノートブックベースのサービスであるKaggleおよびColaboratory [14]を通じて、第三者にTPUへのアクセスを提供しています。[ 15]

BroadcomはTPUの共同開発者であり、Googleのアーキテクチャと仕様を製造可能なシリコンに変換しています。SerDes高速インターフェースなどの独自技術を提供し、 ASIC設計を監督し、TSMCなどのサードパーティファウンドリを通じてチップの製造とパッケージングを管理しており、プログラム開始以来、すべての世代をカバーしています。[16] [17] [18]

製品

テンソルプロセッシングユニット（TPU）の世代[19] [20] [21]
v1v2v3v4 [20] [22] [23]v5e [24]v5p [25] [26]v6e（エンレイソウ）[27] [28]v7（アイアンウッド）[29]
導入日20152017201820212023202320242025
プロセスノード28 nm16 nm16 nm7 nmリストに載っていないリストに載っていないリストに載っていないリストに載っていない
ダイサイズ（mm 2）331625未満700未満400未満300～350リストに載っていないリストに載っていないリストに載っていない
オンチップメモリ​​（MiB）283232 (VMEM) + 5 (spMEM)128 (CMEM) + 32 (VMEM) + 10 (spMEM)リストに載っていないリストに載っていないリストに載っていないリストに載っていない
クロック速度（MHz）7007009401050リストに載っていない1750リストに載っていないリストに載っていない
メモリ8GiB DDR316 GiBハードベースメモリ32 GiB ハードベースメモリ32 GiB ハードベースメモリ16 GB HBM95 GB HBM32GB192 GB HBM
メモリ帯域幅34 GB/秒600 GB/秒900 GB/秒1200 GB/秒819 GB/秒2765 GB/秒1640 GB/秒7.37 TB/秒
熱設計電力（W）75280220170リストに載っていないリストに載っていないリストに載っていないリストに載っていない
計算性能（1秒あたり兆回の演算）2345123275197（bf16）

393 (int8)

459（bf16）

918 (int8)

918（bf16）

1836年（int8）

4614 (fp8)
エネルギー効率（teraOPS/W）0.310.160.561.62リストに載っていないリストに載っていないリストに載っていない4.7


第一世代TPU

第一世代のTPUは8ビットの 行列乗算エンジンで、PCIe 3.0バスを介してホストプロセッサによってCISC命令で駆動されます。ダイサイズ≤331  mm 2の28 nmプロセスで製造されています。クロック速度は700  MHzで、熱設計電力は28～40  Wです。28  MiBのオンチップメモリ​​と、  256×256の8ビット乗算器のシストリックアレイの結果を取得する4 MiBの32ビットアキュムレータを備えています。[8] TPUパッケージ内には、34 GB/sの帯域幅を提供する8  GiBのデュアルチャネル2133 MHz DDR3 SDRAMがあります。[21]命令は、ホストとの間でデータを転送し、行列乗算または畳み込みを実行し、活性化関数を適用します。[8]

第2世代TPU

第2世代TPUは2017年5月に発表された。[30] Googleは、第1世代TPUの設計はメモリ帯域幅によって制限されていたが、第2世代の設計で16 GBの高帯域幅メモリを使用することで、帯域幅が600 GB / sに、パフォーマンスが45テラFLOPSに向上したと述べた。[21] TPUはその後、180テラFLOPSのパフォーマンスを持つ4チップモジュールにまとめられた。[30]次に、これらのモジュール64個が、11.5ペタFLOPSのパフォーマンスを持つ256チップポッドに組み立てられた。[30]注目すべきは、第1世代TPUが整数に制限されていたのに対し、第2世代TPUはGoogle Brainによって発明されたbfloat16形式を導入し、浮動小数点でも計算できることである。これにより、第2世代TPUは機械学習モデルのトレーニングと推論の両方に役立つ。 Googleは、これらの第2世代TPUがTensorFlowアプリケーションで使用するためにGoogle Compute Engineで利用可能になると発表しました。[31]

第3世代TPU

第3世代TPUは2018年5月8日に発表されました。[32] Googleは、プロセッサ自体は第2世代TPUの2倍の性能であり、前世代の4倍のチップを搭載したポッドで展開されると発表しました。[33] [34]これにより、第2世代TPUの展開と比較して、ポッドあたりのパフォーマンスが8倍向上します（ポッドあたり最大1,024個のチップ）。

第4世代TPU

2021年5月18日、Google CEOのサンダー・ピチャイ氏は、Google I/Oバーチャルカンファレンスの基調講演でTPU v4テンソルプロセッシングユニットについて講演しました。TPU v4は、TPU v3チップと比較して2倍以上の性能向上を実現しました。ピチャイ氏は、「1つのv4ポッドには4,096個のv4チップが搭載され、各ポッドは、他のどのネットワーク技術と比較しても、チップあたりの相互接続帯域幅が10倍の規模で実現されています」と述べています。[35] Googleが2023年4月に発表した論文によると、TPU v4は機械学習ベンチマークにおいてNvidia A100よりも5～87%高速です。[36]

また、v4iと呼ばれる「推論」バージョンもあり、[37]液体冷却を必要としません。[38]

第5世代TPU

2021年にGoogleは、TPU v5の物理レイアウトが深層強化学習の新しいアプリケーションの支援を受けて設計されていることを明らかにした。[39] GoogleはTPU v5がTPU v4のほぼ2倍の速度であると主張しており、[40]これとTPU v4のA100に対する相対的なパフォーマンスに基づいて、TPU v5はH100と同等かそれ以上の速度であると推測する人もいる。[41]

v4iがv4の軽量版であるのと同様に、第5世代にはv5eと呼ばれる「コスト効率の高い」 [42]バージョンがあります。 [24] 2023年12月、GoogleはH100と競合すると主張されているTPU v5pを発表しました。[43]

第6世代TPU

2024年5月、Google I/Oカンファレンスにおいて、GoogleはTrilliumを発表し、2024年10月にプレビュー版が利用可能になった。[44] Googleは、TPU v5eと比較して、より大きな行列乗算ユニットとクロック速度の向上により、4.7倍の性能向上を実現したと主張している。 [45]高帯域幅メモリ（HBM）の容量と帯域幅も倍増した。ポッドには最大256個のTrilliumユニットを搭載できる。[46]

第7世代TPU

2025年4月、Google Cloud Nextカンファレンスにおいて、GoogleはTPU v7を発表しました。この新しいチップ「Ironwood」は、256チップ構成と9,216チップ構成の2つの構成で提供されます。Ironwoodのピーク演算性能は4,614TFLOP/sです。[47]

エッジTPU

2018年7月、GoogleはEdge TPUを発表しました。Edge TPUは、エッジコンピューティング向けの機械学習（ML）モデルを実行するために設計されたGoogleの専用ASICチップで、GoogleデータセンターでホストされているTPU（Cloud TPUとも呼ばれます[48] ）と比較して、はるかに小型で消費電力もはるかに少なくなっています。2019年1月、GoogleはCoralブランドの製品ラインを通じてEdge TPUを開発者に提供しました。Edge TPUは、2Wの電力で毎秒4兆回の演算処理が可能です[49]。

製品ラインナップには、シングルボードコンピュータ（SBC）、システムオンモジュール（SoM）、USBアクセサリ、ミニPCI-eカード、M.2カードが含まれます。SBC Coral Dev BoardとCoral SoMはどちらも、 Debianの派生OSであるMendel Linux OSを搭載しています。[ 50] [51] USB、PCI-e、M.2製品は既存のコンピュータシステムへのアドオンとして機能し、x86-64およびARM64ホスト（Raspberry Piを含む）上のDebianベースのLinuxシステムをサポートします。

Edge TPUでモデルを実行するために使用される機械学習ランタイムは、TensorFlow Liteに基づいています。[52] Edge TPUはフォワードパス演算の高速化のみに対応しており、主に推論の実行に役立ちます（ただし、Edge TPUで軽量の転移学習を実行することは可能です[53]）。また、Edge TPUは8ビット演算のみをサポートしているため、ネットワークをEdge TPUと互換性を持たせるには、TensorFlowの量子化を考慮したトレーニング手法を使用してトレーニングするか、2019年後半からはトレーニング後の量子化を使用することもできます。

2019年11月12日、ASUSはEdge TPUを搭載したシングルボードコンピュータ（SBC） 2機種を発表しました。IoTとエッジAI向けに設計されたAsus Tinker Edge TとTinker Edge R Boardです。これらのSBCはAndroidとDebianオペレーティングシステムを公式にサポートしています。[54] [55] ASUSはまた、Edge TPUを搭載したAsus PN60TというミニPCのデモも行いました。[56]

2020年1月2日、GoogleはCoral Accelerator ModuleとCoral Dev Board Miniを発表し、同月後半に開催されるCES 2020でデモを行いました。Coral Accelerator Moduleは、Edge TPU、PCIe、USBインターフェースを備えたマルチチップモジュールで、システム統合を容易にします。Coral Dev Board Miniは、Coral Accelerator ModuleとMediaTek 8167s SoCを搭載した小型SBCです。[57] [58]

ピクセルニューラルコア

2019年10月15日、GoogleはPixel 4スマートフォンを発表しました。Pixel 4には、 Pixel Neural Coreと呼ばれるEdge TPUが搭載されています。Googleは、このプロセッサを「Pixel 4の主要なカメラ機能の要件を満たすようにカスタマイズ」しており、レイテンシと電力消費を最小限に抑えるために精度をある程度犠牲にしたニューラルネットワーク検索を採用していると説明しています。[59]

Google テンソル

GoogleはPixel Neural Coreに続き、Edge TPUをGoogle Tensorというカスタムシステムオンチップに統合し、2021年にPixel 6シリーズのスマートフォンとともにリリースしました。[60] Google Tensor SoCは、機械学習に重点を置いたベンチマークで「競合製品に対して非常に大きなパフォーマンス上の利点」を示しました。瞬間的な電力消費も比較的高かったものの、パフォーマンスの向上により、ピークパフォーマンスが必要な期間が短くなったため、消費エネルギーが少なくなりました。[61]

訴訟

2019年、MIT客員教授のジョセフ・ベイツ氏によって2009年に設立されたSingular Computingは[ 62 ] 、 TPUチップの特許侵害を主張してGoogleを提訴した。 [63] 2020年までに、Googleは裁判所が検討する請求項の数をわずか2つにまで減らすことに成功した。 2012年に提出されたUS 8407273の請求項53と2013年に提出されたUS 9218156 の請求項7であり、どちらも浮動小数点数のダイナミックレンジが10 −6から 10 6であると主張しているが、標準のfloat16では指数に5ビットしかないため（非正規数に頼らなければ）これは実現できない。2023年の裁判所への提出書類で、Singular Computingは、 float16のダイナミックレンジを超えているとして、 Googleによるbfloat16の使用を具体的に指摘した。[64] Singular社は、非標準浮動小数点形式は2009年時点では自明ではなかったと主張しているが、Google社は、指数ビット数を設定可能なVFLOAT [65]形式は2002年に先行技術として存在していたと反論している。 [66] 2024年1月までに、Singular社によるその後の訴訟により、係争中の特許の数は8件にまで増加した。同月後半の裁判終結に際し、Google社は条件を非公開とした和解に同意した。[67] [68] 

参照

参考文献

  1. ^ ab Jouppi, Norman ; et al. (2017). 「データセンター内におけるTensor Processing Unitのパフォーマンス分析」.第44回国際コンピュータアーキテクチャシンポジウム議事録.国際コンピュータアーキテクチャシンポジウム.トロント: Association for Computing Machinery . pp.  1– 12. arXiv : 1704.04760 . doi :10.1145/3079856.3080246.
  2. ^ “Cloud Tensor Processing Units (TPUs)”. Google Cloud . 2022年6月19日時点のオリジナルよりアーカイブ。 2020年7月20日閲覧。
  3. ^ Armasu, Lucian (2016年5月19日). 「Googleの機械学習向け大型チップ発表：効率10倍のTensor Processing Unit（更新）」. Tom's Hardware . 2016年6月26日閲覧。
  4. ^ abc Jouppi, Norm (2016年5月18日). 「Google、TPUカスタムチップで機械学習タスクを高速化」. Google Cloud Platform ブログ. 2016年5月18日時点のオリジナルよりアーカイブ。 2017年1月22日閲覧。
  5. ^ abcd 「GoogleのTensor Processing Unit解説：コンピューティングの未来像」TechRadar . 2022年2月26日時点のオリジナルよりアーカイブ。 2017年1月19日閲覧。
  6. ^ Wang, Yu Emma; Wei, Gu-Yeon; Brooks, David (2019-07-01). 「ディープラーニングのためのTPU、GPU、CPUプラットフォームのベンチマーク」arXiv : 1907.10701 [cs.LG].
  7. ^ ロス、ジョナサン. 「ジョナサン・ロスの投稿」. LinkedIn .
  8. ^ abc ジュッピ、ノーマン P.;若い、クリフ。パティル、ニシャント。パターソン、デイビッド。アグラワル、ガウラフ。バジュワ、ラミンダー。ベイツ、サラ。バティア、スレシュ。ボーデン、ナン。ボルチャーズ、アル。ボイル、リック。カンタン、ピエールリュック。チャオ、クリフォード。クラーク、クリス。コリエル、ジェレミー。デイリー、マイク。ダウ、マット。ディーン、ジェフリー。ゲルブ、ベン。ガーマガミ、タラ・ヴァジル。ゴッティパティ、ラジェンドラ。ウィリアム・ガランド。ロバート・ハグマン。ホー、C.リチャード。ダグ・ホグバーグ。胡、ジョン。フント、ロバート。ハート、ダン。イバルツ、ジュリアン。ジャフィー、アーロン。アレック・ジャウォースキー。カプラン、アレクサンダー。カイタン、ハルシット。コッホ、アンディ。クマール、ナヴィーン。レイシー、スティーブ。 Laudon, James; Law, James; Le, Diemthu; Leary, Chris; Liu, Zhuyuan; Lucke, Kyle; Lundin, Alan; MacKean, Gordon; Maggiore, Adriana; Mahony, Maire; Miller, Kieran; Nagarajan, Rahul; Narayanaswami, Ravi; Ni, Ray; Nix, Kathy; Norrie, Thomas; Omernick, Mark; Penukonda, Narayana; Phelps, Andy; Ross, Jonathan; Ross, Matt; Salek, Amir; Samadiani, Emad; Severn, Chris; Sizikov, Gregory; Snelham, Matthew; Souter, Jed; Steinberg, Dan; Swing, Andy; Tan, Mercedes; Thorson, Gregory; Tian, Bo; Toma, Horia; Tuttle, Erick; Vasudevan, Vijay; Walter, Richard; Wang, Walter; Wilcox, Eric; Yoon, Doe Hyun (2017年6月26日). Tensor Processing Unit™ のデータセンター内パフォーマンス分析. トロント, カナダ. arXiv : 1704.04760 .
  9. ^ 「TensorFlow: オープンソースの機械学習」Wayback Machineに2016年12月15日にアーカイブ「これは、様々な知覚および言語理解タスクに使用されている機械学習ソフトウェアです」— Jeffrey Dean、YouTubeクリップの0:47 / 2:17分
  10. ^ Metz, Cade (2018年2月12日). 「Google、特別なAIチップを他社にも提供」.ニューヨーク・タイムズ. 2022年4月8日時点のオリジナルよりアーカイブ。 2018年2月12日閲覧。
  11. ^ McGourty, Colin (2017年12月6日). 「DeepMindのAlphaZeroがチェスを圧倒」. chess24.com . 2018年12月12日時点のオリジナルよりアーカイブ。2017年12月12日閲覧。
  12. ^ 「GoogleのTensor Processing Unitはムーアの法則を7年先に進める可能性がある」PCWorld。2019年2月18日時点のオリジナルよりアーカイブ。 2017年1月19日閲覧。
  13. ^ 「よくある質問 | Cloud TPU」。Google Cloud . 2021年1月14日閲覧。
  14. ^ “Google Colaboratory”. colab.research.google.com . 2021年5月15日閲覧。
  15. ^ 「TPUを使用する | TensorFlow Core」。TensorFlow . 2021年5月15日閲覧。
  16. ^ Tarasov, Katie (2024年8月23日). 「GoogleがAppleのAIモデルと自社チャットボット「Gemini」のトレーニングに使うカスタムチップをいかに製造しているか」CNBC . 2025年9月19日閲覧。
  17. ^ Gallagher, Dan (2023年9月25日). 「BroadcomのAI事業は容易に切り離せない」. The Wall Street Journal . 2025年9月19日閲覧。
  18. ^ Mann, Tobias (2023年9月23日). 「参考までに：あの素晴らしい『Google設計』TPU AIチップは、Broadcomの多大な支援を受けていた」The Register .
  19. ^ Jouppi, Norman P.; Yoon, Doe Hyun; Ashcraft, Matthew; Gottscho, Mark (2021年6月14日). GoogleのTPUv4iを形作った3世代からの10の教訓(PDF) . 国際コンピュータアーキテクチャシンポジウム. スペイン、バレンシア. doi :10.1109/ISCA52012.2021.00010. ISBN 978-1-4503-9086-6. 2021年6月9日時点のオリジナル（PDF）からアーカイブ。2021年6月18日閲覧。
  20. ^ ab 「システムアーキテクチャ | Cloud TPU」。Google Cloud . 2022年12月11日時点のオリジナルよりアーカイブ。2022年12月11日閲覧。
  21. ^ abc Kennedy, Patrick (2017年8月22日). 「Hot Chips 29のGoogle TPUとGDDR5に関するケーススタディ」. Serve The Home. 2021年11月23日時点のオリジナルよりアーカイブ。 2017年8月23日閲覧。
  22. ^ TPU v4 に関する詳細情報は近日公開予定です。乞うご期待。2023 年 3 月 12 日にWayback Machineにアーカイブされ、2020 年 8 月 6 日に取得。
  23. ^ Jouppi, Norman P.; Kurian, George; Li, Sheng; Ma, Peter; Nagarajan, Rahul; Nai, Lifeng; Patil, Nishant; Subramanian, Suvinay; Swing, Andy; Towles, Brian; Young, Cliff; Zhou, Xiang; Zhou, Zongwei; Patterson, David (2023). 「TPU v4：埋め込みのためのハードウェアサポートを備えた機械学習向け光学的に再構成可能なスーパーコンピュータ」arXiv : 2304.01433 [cs.AR].
  24. ^ ab Cloud TPU v5e 推論パブリックプレビュー、2023年11月6日閲覧。
  25. ^ Cloud TPU v5p 2025年4月28日アーカイブWayback Machine Google Cloud. 2024年4月9日取得
  26. ^ Cloud TPU v5p トレーニング Archived 2025-02-11 at the Wayback Machine、2024-04-09 取得。
  27. ^ 「第6世代TPU、Trilliumのご紹介」Google Cloud Blog . 2024年5月29日閲覧。
  28. ^ “TPU v6e”. Google Cloud . 2025年5月10日時点のオリジナルよりアーカイブ。2024年11月10日閲覧。
  29. ^ 「Ironwood: 推論時代に向けた初のGoogle TPU」Google Blog 2025年4月9日。2025年5月3日時点のオリジナルよりアーカイブ。 2025年4月9日閲覧。
  30. ^ abc Bright, Peter (2017年5月17日). 「Google、コンピューティングクラウドに45テラフロップスのテンソルフロープロセッサを導入」 Ars Technica. 2022年3月6日時点のオリジナルよりアーカイブ。 2017年5月30日閲覧。
  31. ^ Kennedy, Patrick (2017年5月17日). 「Google Cloud TPUの詳細が明らかに」. Serve The Home. 2022年6月12日時点のオリジナルよりアーカイブ。 2017年5月30日閲覧。
  32. ^ Frumusanu, Andre (2018年5月8日). “Google I/O Opening Keynote Live-Blog”. 2018年5月8日時点のオリジナルよりアーカイブ。2018年5月9日閲覧。
  33. ^ Feldman, Michael (2018年5月11日). 「Google、第三世代TPUプロセッサを一足先に公開」. Top 500. 2021年11月18日時点のオリジナルよりアーカイブ。2018年5月14日閲覧。
  34. ^ Teich, Paul (2018年5月10日). 「Tearing Apart Google's TPU 3.0 AI Coprocessor」. The Next Platform. 2022年5月15日時点のオリジナルよりアーカイブ。2018年5月14日閲覧。
  35. ^ “Google Launches TPU v4 AI Chips”. www.hpcwire.com . 2021年5月20日. 2021年6月7日時点のオリジナルよりアーカイブ。 2021年6月7日閲覧。
  36. ^ Jouppi, Norman (2023-04-20). 「TPU v4：埋め込みのためのハードウェアサポートを備えた機械学習向けの光学的に再構成可能なスーパーコンピュータ」arXiv : 2304.01433 [cs.AR].
  37. ^ Kennedy, Patrick (2023年8月29日). 「GoogleがTPUv4とそのクレイジーな光学的に再構成可能なAIネットワークの詳細を発表」servethehome.com . 2023年12月16日閲覧。
  38. ^ 「Googleはなぜ独自のTPUチップを開発したのか？チームメンバーの詳細な情報公開」censtry.com 2021年10月20日. 2023年12月16日閲覧。
  39. ^ Mirhoseini, Azalia; Goldie, Anna (2021-06-01). 「高速チップ設計のためのグラフ配置手法」(PDF) . Nature . 594 (7962): 207– 212. doi :10.1038/s41586-022-04657-6. PMID  35361999. S2CID  247855593. オリジナル(PDF)から2024年8月6日にアーカイブ。 2023年6月4日閲覧。
  40. ^ Vahdat, Amin (2023年12月6日). 「次世代AIワークロードの実現：TPU v5pとAIハイパーコンピュータの発表」. 2024年4月7日時点のオリジナルよりアーカイブ。2024年4月8日閲覧。
  41. ^ Afifi-Sabet, Keumars (2023年12月23日). 「Googleは急速に強力なライバルへと変貌を遂げつつある。同社のハイパーコンピュータを支えるTPU v5p AIチップは、これまで以上に高速で、メモリと帯域幅も大きく、最強のH100さえも凌駕している」TechRadar . オリジナルより2025年2月11日アーカイブ。 2024年4月8日閲覧。
  42. ^ 「AI最適化インフラストラクチャポートフォリオの拡大：Cloud TPU v5eのご紹介とA3 GAの発表」2023年8月29日。2023年9月20日時点のオリジナルよりアーカイブ。 2023年12月16日閲覧。
  43. ^ 「次世代AIワークロードの実現：TPU v5pとAIハイパーコンピュータの発表」2023年12月6日。 2024年4月9日閲覧。
  44. ^ Lohmeyer, Mark (2024年10月30日). 「AIファーストの未来に向けた強力なインフライノベーション」
  45. ^ Velasco, Alan (2024年5月15日). 「Google Cloud、AIパフォーマンスが4.7倍向上した第6世代TPU「Trillium」を発表」HotHardware . HotHardware . 2024年5月15日閲覧。
  46. ^ 「第6世代TPU、Trilliumのご紹介」Google Cloud Blog . 2024年5月17日閲覧。
  47. ^ Wiggers, Kyle (2025年4月9日). 「IronwoodはGoogleの最新AIアクセラレータチップ」. TechCrunch . 2025年4月10日閲覧。
  48. ^ “Cloud TPU”. Google Cloud . 2025年5月6日時点のオリジナルよりアーカイブ。 2021年5月21日閲覧。
  49. ^ 「Edge TPUパフォーマンスベンチマーク」Coral . 2020年1月4日閲覧。
  50. ^ “Dev Board”. Coral . 2021年5月21日閲覧。
  51. ^ 「System-on-Module (SoM)」Coral . 2021年5月21日閲覧。
  52. ^ 「Cloud IoTでエッジにインテリジェンスをもたらす」Google Blog . 2018年7月25日. 2018年7月25日閲覧。
  53. ^ 「デバイス上で画像分類モデルを再トレーニングする」Coral . 2019年5月3日閲覧。
  54. ^ “組込み総合技術展＆IoT総合技術展「ET & IoT Technology 2019」に出展することを発表”. Asus.com (日本語) 。2019年11月13日に取得。
  55. ^ Shilov, Anton. 「ASUSとGoogleが提携、『Tinker Board』AI搭載クレジットカードサイズのコンピューター」Anandtech.com . 2019年11月13日時点のオリジナルよりアーカイブ。 2019年11月13日閲覧。
  56. ^ Aufranc, Jean-Luc (2019年5月29日). 「ASUS Tinker Edge T & CR1S-CM-A SBC、Google Coral Edge TPUとNXP i.MX 8Mプロセッサを搭載」. CNX Software - 組み込みシステムニュース. 2019年11月14日閲覧。
  57. ^ 「2020年の新Coral製品」。Google Developers Blog 。2020年1月4日閲覧。
  58. ^ 「加速モジュール」Coral . 2020年1月4日閲覧。
  59. ^ 「次世代オンデバイスビジョンモデル：MobileNetV3とMobileNetEdgeTPUの紹介」。Google AIブログ。 2020年4月16日閲覧。
  60. ^ Gupta, Suyog; White, Marie (2021年11月8日). 「Pixel 6のデバイス内機械学習がニューラルアーキテクチャ検索で改善」. Google AI ブログ. 2022年12月16日閲覧。
  61. ^ Frumusanu, Andrei (2021年11月2日). “Google's Tensor inside of Pixel 6, Pixel 6 Pro: A Look into Performance & Efficiency | Google's IP: Tensor TPU/NPU”. AnandTech . 2021年11月3日時点のオリジナルよりアーカイブ。 2022年12月16日閲覧。
  62. ^ Hardesty, Larry (2011年1月3日). 「ずさんな算数の驚くべき有用性」. MIT . 2024年1月10日閲覧。
  63. ^ Bray, Hiawatha (2024年1月10日). 「地元の発明家が数十億ドル規模の特許争いでGoogleに挑戦」. Boston Globe .ボストン. 2024年1月10日時点のオリジナルよりアーカイブ。 2024年1月10日閲覧。
  64. ^ 「SINGULAR COMPUTING LLC（原告）対 GOOGLE LLC（被告）：特許侵害の修正訴状」（PDF） . rpxcorp.com . RPX Corporation . 2020年3月20日. 2024年1月10日閲覧。
  65. ^ Wang, Xiaojun; Leeser, Miriam (2010-09-01). 「VFloat: 再構成可能ハードウェア向け可変精度固定小数点および浮動小数点ライブラリ」 . ACM Transactions on Reconfigurable Technology and Systems . 3 (3): 1– 34. doi :10.1145/1839480.1839486 . 2024年1月10日閲覧。
  66. ^ “Singular Computing LLC v. Google LLC”. casetext.com . 2023年4月6日. 2023年9月26日時点のオリジナルよりアーカイブ。 2024年1月10日閲覧。
  67. ^ Calkins, Laurel Brubaker (2024年1月24日). 「Google、50億ドル以上の賠償を求めていたAIチップ訴訟を和解」Bloomberg Law .
  68. ^ ブリテン、ブレイク、レイモンド、レイ（2024年1月24日）。「グーグル、16億7000万ドルを求めたAI関連チップ特許訴訟を和解」ロイター。


「https://en.wikipedia.org/w/index.php?title=Tensor_Processing_Unit&oldid=1321669857」から取得