低ドロップアウトレギュレータ

低ドロップアウトレギュレータ（LDOレギュレータ）は、供給電圧が出力電圧に非常に近い場合でも動作できるDCリニア電圧レギュレータ回路の一種です。 ^{[ 1 ]} LDOレギュレータが他のDC/DC電圧レギュレータに比べて優れている点としては、スイッチングノイズがない（スイッチングレギュレータとは対照的）、デバイスサイズが小さい（大きなインダクタやトランスが不要なため）、設計が簡単（通常はリファレンス、アンプ、パスエレメントで構成）などが挙げられます。欠点は、リニアDCレギュレータは動作するために熱を放散する必要があることです。 ^{[ 2 ]}

歴史

可変低ドロップアウト（LDO）レギュレータは、1977年4月12日、Electronic Design誌の「固定ICレギュレータからの脱却」という記事で初めて発表されました。この記事は、当時ナショナルセミコンダクターに勤務していた IC設計者、ロバート・ドブキン氏によって執筆されました。このことから、ナショナルセミコンダクターは「 LDOの発明者」を自称しています。^[³^]ドブキン氏はその後、1981年にナショナルセミコンダクターを退社し、リニアテクノロジー社を設立し、最高技術責任者を務めました。^[⁴^]

コンポーネント

主な構成要素は、パワーFETと差動増幅器（エラーアンプ）です。差動増幅器の一方の入力は、R1とR2の抵抗比によって決まる出力の割合を監視します。差動増幅器のもう一方の入力は、安定した電圧リファレンス（バンドギャップリファレンス）です。出力電圧がリファレンス電圧に対して過度に上昇した場合、パワーFETへの駆動力が変化し、一定の出力電圧を維持します。

規制

図 1: 低ドロップアウトレギュレータの基本的な調整ループは、オペアンプの反転入力に供給される電圧分圧器を介して出力電圧 (Vout) をフィードバックし、Vout がオペアンプの非反転入力の基準電圧より一定の割合高く維持されるようにします。

低ドロップアウト（LDO）レギュレータは、すべてのリニア電圧レギュレータと同様に動作します。LDOレギュレータと非LDOレギュレータの主な違いは、回路トポロジーです。エミッタフォロワトポロジーではなく、LDOレギュレータはオープンコレクタまたはオープンドレイントポロジーを採用しており、レギュレータに供給される電圧によってトランジスタを容易に飽和させることができます。これにより、未調整電圧から調整電圧への電圧降下は、トランジスタの飽和電圧と同じくらい低くなります。^{[ 2 ]}^：付録A

図1では、オペアンプの非反転入力の電圧は次のようになります。

$V_{\text{-}}={\frac {R_{2}}{R_{1}+R_{2}}}V_{\text{out}}\ .$

この電圧がVrefより低い場合、オペアンプはパスエレメントをオンにします。フィードバックループはほぼ等しくなります。出力電圧を求めると、次の式が得られます。 $V_{\text{-}}$ $V_{\text{ref}}.$

$V_{\text{out}}=\left(1+{\frac {R_{1}}{R_{2}}}\right)V_{\text{ref}}\ .$

バイポーラトランジスタを使用する場合、電界効果トランジスタやJFETではなく、制御のためにかなりの電力損失が発生する可能性があります。一方、LDO以外のレギュレータは、その電力を電圧降下自体から得ます。V _in - V _out差が非常に小さい高電圧では、制御回路で大きな電力損失が発生します。^{[ 5 ]}

電力制御要素はインバータであるため、それを制御するには別の反転増幅器が必要となり、単純なリニアレギュレータに比べて回路の複雑さが増します。

消費電力を削減するにはパワーFETが適している場合もありますが、FETが完全に閉じるには通常5～10Vの電圧が必要であるため、レギュレータを低入力電圧で使用する場合には問題が生じます。また、パワーFETはコストを増加させる可能性もあります。

効率と放熱

一般的なLDOのパスエレメントと内部回路（）で消費される電力は次のように計算されます。 $P_{\text{損失}}$

$P_{\text{LOSS}}=\left(V_{\text{IN}}-V_{\text{OUT}}\right)I_{\text{OUT}}+V_{\text{IN}}I_{\text{Q}}$

ここで、LDO の内部回路に必要な静止電流です。 $I_{\text{Q}}$

したがって、効率は次のように計算できます。

$\eta ={\frac {P_{\text{IN}}-P_{\text{LOSS}}}{P_{\text{IN}}}}$ どこ $P_{\text{IN}}=V_{\text{IN}}I_{\text{IN}}$

ただし、LDOがフル稼働状態（つまり負荷に電流を供給している状態）にある場合、一般的には次のようになります。これにより、式は次のように簡略化されます。 $I_{\text{OUT}}\gg I_{\text{Q}}$ $P_{\text{LOSS}}$

$P_{\text{LOSS}}=\left(V_{\text{IN}}-V_{\text{OUT}}\right)I_{\text{OUT}}$

これにより、効率の式はさらに次のように簡略化されます。

$\eta ={\frac {V_{\text{OUT}}}{V_{\text{IN}}}}$

LDO（低ドロップアウト）リニアレギュレータを使用する際は、熱に関する考慮事項を常に念頭に置くことが重要です。電流値が高い場合や、入力電圧と出力電圧の差が大きい場合、消費電力が大きくなる可能性があります。さらに、電圧差が大きくなると効率も低下します。パッケージによっては、過度の消費電力はLDOを損傷したり、サーマルシャットダウン状態を引き起こしたりする可能性があります。

静止電流

リニアレギュレータのその他の重要な特性の 1 つに、静止電流 (グラウンド電流または供給電流とも呼ばれる) があります。この静止電流は、LDO の入力電流と出力電流の差 (小さいながらも) の原因となり、次の式で表されます。

$I_{\text{Q}}=I_{\text{IN}}-I_{\text{OUT}}$

静止電流とは、LDOが内部回路を適切に動作させるために消費する電流です。直列パス素子、トポロジ、および周囲温度が静止電流の主な要因となります。^{[ 6 ]}

多くのアプリケーションでは、LDOが常にフル稼働（つまり負荷に電流を供給）している必要はありません。このアイドル状態でも、LDOは負荷が接続された場合に備えて内部回路を準備しておくために、少量の静止電流を消費します。負荷に電流が供給されていない場合、LDOの消費電流は以下のように求められます。 $P_{\text{LOSS}}$

$P_{\text{LOSS}}=V_{\text{IN}}I_{Q}$

フィルタリング

LDOは電圧調整に加え、フィルタとしても使用できます。これは、システムがスイッチング周波数で発生する出力電圧のリップルを発生させるスイッチング電源を使用している場合に特に有効です。このリップルを放置すると、スイッチング電源から電力を供給される発振器[7]、[8]、[9]、RFシステム[10]の性能に悪影響を与える可能性があります。しかし、^{スイッチング電源に} 限ら^ず^、^あらゆる電源に^は^設計^上望ましくないAC要素が含まれている可能性があります。

LDO をフィルタとして使用する際に考慮すべき 2 つの仕様は、電源電圧除去比 (PSRR) と出力ノイズです。

仕様

LDO は、ドロップアウト電圧、静止電流、負荷レギュレーション、ラインレギュレーション、最大電流（パストランジスタのサイズによって決定）、速度（負荷が変化したときにどれだけ速く応答できるか）、負荷電流の突然の過渡現象による出力の電圧変動、出力コンデンサ、およびその等価直列抵抗によって特性が決まります。^{[ 10 ]}速度は、出力電流が 0 mA 負荷電流（無負荷）から最大負荷電流に変化するときの立ち上がり時間で示されます。これは基本的にエラーアンプの帯域幅によって決まります。また、LDO には、あらゆる状況で静かで安定した出力を提供することが期待されています（起こり得る摂動の例としては、入力電圧または出力電流の突然の変化が挙げられます）。安定性解析では、このような動作を実現するためのパフォーマンスメトリックを導入し、極とゼロを適切に配置します。ほとんどの場合、低周波数で発生する支配的な極があり、高周波数では他の極とゼロがプッシュされます。

電源除去比

PSRRは、LDOが入力リップルを除去する能力を指します。^{[ 11 ]} 調整機能の一部として、エラーアンプとバンドギャップリファレンスは、比較対象となる内部リファレンスから逸脱した入力電圧のスパイクを減衰させます。^{[ 12 ]} 理想的なLDOでは、出力電圧はDC周波数のみで構成されます。しかし、エラーアンプは高周波における小さなスパイクを増幅する能力に限界があります。PSRRは次のように表されます。^{[ 11 ]}

${\text{PSRR}}={\frac {\Delta V_{\text{IN}}^{2}}{\Delta V_{\text{OUT}}^{2}}}=10\log \left({\frac {\Delta V_{\text{IN}}^{2}}{\Delta V_{\text{OUT}}^{2}}}\right)\,{\text{dB}}$

例えば、1MHzで55dBのPSRRを持つLDOは、この周波数で1mVの入力リップルを出力でわずか1.78μVに減衰します。PSRRが6dB増加すると、減衰量は約2倍に増加します。

ほとんどのLDOは、低周波数（10Hz～1kHz）では比較的高いPSRRを備えています。しかし、パフォーマンスLDOは、広い周波数帯域（10Hz～5MHz）にわたって高いPSRRを備えている点が異なります。広帯域にわたって高いPSRRを備えているため、LDOはスイッチング電源から発生するような高周波ノイズを除去することができます。他の仕様と同様に、PSRRは周波数、温度、電流、出力電圧、および電圧差によって変動します。

出力ノイズ

フィルタ設計においては、LDO自体からのノイズも考慮する必要があります。他の電子デバイスと同様に、LDOは熱雑音、バイポーラショット雑音、フリッカーノイズの影響を受けます。^{[ 9 ]}これらの現象はいずれも出力電圧にノイズをもたらし、主に周波数スペクトルの低域に集中します。AC周波数を適切にフィルタリングするためには、LDOは入力リップルを除去しつつ、出力ノイズを最小限に抑える必要があります。入力電圧からのリップルを減衰させる努力は、ノイズの多いLDOが出力にノイズを再び加えてしまうようでは無駄になる可能性があります。

負荷調整

負荷レギュレーションは、変化する負荷条件下で規定の出力電圧を維持する回路の能力の尺度です。負荷レギュレーションは以下のように定義されます。

${\text{Load Regulation}}={\Delta V_{\text{OUT}} \over \Delta I_{\text{OUT}}}$

出力電圧変動の最悪のケースは、負荷電流がゼロから最大定格値に遷移するとき、またはその逆のときに発生します。^{[ 6 ]}

ラインレギュレーション

ラインレギュレーションは、入力電圧が変化しても規定の出力電圧を維持する回路の能力を表す指標です。ラインレギュレーションは以下のように定義されます。

${\text{Line regulation}}={\Delta V_{\text{OUT}} \over \Delta V_{\text{IN}}}$

負荷レギュレーションと同様に、ラインレギュレーションは定常状態パラメータであり、すべての周波数成分は無視されます。DC開ループ電流ゲインを増加させると、ラインレギュレーションは改善されます。^{[ 6 ]}

過渡応答

過渡応答とは、負荷電流のステップ変化に対して許容される最大出力電圧変動です。過渡応答は、出力コンデンサの値（）、出力コンデンサの等価直列抵抗（ESR）、負荷過渡応答を改善するために通常出力コンデンサに追加されるバイパスコンデンサ（）、および最大負荷電流（）の関数です。最大過渡電圧変動は以下のように定義されます。 ${\textstyle C_{\text{OUT}}}$ ${\textstyle C_{\text{BYP}}}$ ${\textstyle I_{\text{OUT,MAX}}}$

$\Delta V_{\text{TR,MAX}}={\frac {I_{\text{OUT,MAX}}}{C_{\text{OUT}}+C_{\text{BYP}}}}\Delta t_{1}+{\Delta V_{\text{ESR}}}$ ^{[ 6 ]}

ここで、はLDOレギュレータの閉ループ帯域幅に対応します。は出力コンデンサのESR（）の存在によって生じる電圧変動です。この値をどの程度低く設定するかはアプリケーションによって異なります。 ${\textstyle \Delta t_{1}}$ ${\textstyle \Delta V_{\text{ESR}}}$ ${\textstyle R_{\text{ESR}}}$

参照

参考文献

^ポール・ホロウィッツとウィンフィールド・ヒル (1989). 『エレクトロニクスの芸術』ケンブリッジ大学出版局. pp. 343– 349. ISBN 978-0-521-37095-0。
^ ^a ^b Jim Williams (1989年3月1日). 「高効率リニアレギュレータ」 . リニアテクノロジー. 2014年3月29日閲覧。
^低ドロップアウトレギュレータ、リニアレギュレータ、CMOSリニアレギュレータ
^ Don Tuite (2007年9月1日). 「Inventor Updates A Classic 30 Years Later」 . 2007年10月15日時点のオリジナルよりアーカイブ。2007年10月9日閲覧。
^ Simpson, Chester. 「リニアおよびスイッチング電圧レギュレータの基礎」 . ti.com . Texas Instruments . 2015年6月18日閲覧。
^ ^a ^b ^c ^d Lee, Bang S. 「LDO電圧レギュレータの用語と定義を理解する」 Texas Instruments . 2013年8月30日閲覧。
^ Mohammed, Habeeb. 「電源ノイズが発振器の位相ノイズに与える影響」
^ Ramus, Xavier. 「ADCにおけるPSRの測定」
^ ^a ^b Pithadia, Sanjay. 「LDOノイズの謎を解明」 Texas Instruments.
^電流効率の高い低電圧LDO リンコン・モラの論文
^ ^a ^b Pithadia, Sanjay. 「LDO PSRR測定の簡素化」 Texas Instruments.
^デイ、マイケル. 「低ドロップアウト（LDO）レギュレータの理解」 . テキサス・インスツルメンツ.

外部リンク

[1] ポール・ホロウィッツとウィンフィールド・ヒル (1989). 『エレクトロニクスの芸術』ケンブリッジ大学出版局. pp. 343– 349. ISBN 978-0-521-37095-0。

[Williams-2] Jim Williams (1989年3月1日). 「高効率リニアレギュレータ」 . リニアテクノロジー. 2014年3月29日閲覧。

[3] 低ドロップアウトレギュレータ、リニアレギュレータ、CMOSリニアレギュレータ

[4] Don Tuite (2007年9月1日). 「Inventor Updates A Classic 30 Years Later」 . 2007年10月15日時点のオリジナルよりアーカイブ。2007年10月9日閲覧。

[Linear_and_Switching_Voltage_Regulator_Fund.-5] Simpson, Chester. 「リニアおよびスイッチング電圧レギュレータの基礎」 . ti.com . Texas Instruments . 2015年6月18日閲覧。

[LDO_terms_and_defs-6] Lee, Bang S. 「LDO電圧レギュレータの用語と定義を理解する」 Texas Instruments . 2013年8月30日閲覧。

[Supply_Noise_Effect_on_Oscillator_Phase_Noise-7] Mohammed, Habeeb. 「電源ノイズが発振器の位相ノイズに与える影響」

[Measuring_PSR_in_an_ADC-8] Ramus, Xavier. 「ADCにおけるPSRの測定」

[LDO_Noise_Demystified-9] Pithadia, Sanjay. 「LDOノイズの謎を解明」 Texas Instruments.

[10] 電流効率の高い低電圧LDO リンコン・モラの論文

[PSRR_expl.-11] Pithadia, Sanjay. 「LDO PSRR測定の簡素化」 Texas Instruments.

[LDO_expl.-12] デイ、マイケル. 「低ドロップアウト（LDO）レギュレータの理解」 . テキサス・インスツルメンツ.

[ 1 ]

[ 2 ]

[

[

[ 5 ]

[ 6 ]

スイッチング電源に

ず

は

[ 10 ]

[ 11 ]

[ 12 ]