ジョセフソン接合数

D-Wave TwoX「Washington」量子アニーリングプロセッサチップの写真。サンプルホルダーに実装され、ワイヤーボンディングされている。このチップは2015年に発表され、128,472個のジョセフソン接合を備えている。

ジョセフソン接合数は、超伝導集積回路チップ上のジョセフソン接合の数です。ジョセフソン接合は超伝導回路における能動回路素子です。ジョセフソン接合数は、半導体集積回路におけるトランジスタ数と同様に、回路またはデバイスの複雑さを表す指標です。

ジョセフソン接合を用いた回路の例としては、 SFQ ロジックに基づくデジタル回路(例: RSFQRQL、断熱量子磁束パラメトロン)、超伝導量子コンピューティング回路、超伝導アナログ回路など があります。

集積回路

ここに記載されている超伝導集積回路は、製造および試験済みである必要がありますが、市販されている必要はありません。チップ面積には、チップ全体が含まれます。

参照 説明 ジャンクション数 日付 メーカー プロセス 回路[mm²] チップ[mm²]
[ 1 ]RSFQ NOTゲート13 1987 モスクワ州立大学10  μm、5 MA/ m 2、2 Nb1.1 ?
CORE1α6 [ 2 ]RSFQマイクロプロセッサ、8ビット6,319 2004 NEC2 μm、25 MA/m 210.9 ?
スクラム2 [ 3 ]RSFQマイクロプロセッサ、8ビット 8,197 2006 SRL 2 μm、25 MA/m 215.3 25
CORE1γ [ 4 ]RSFQマイクロプロセッサ、8ビット 22,302 2007 ISTEC 2 μm、25 MA/m 240.45 64
レーニア山[ 5 ]RSFQ、128量子ビットQAプロセッサ 23,360 2010 D-WaveSVTC250nm  2.5MA/ m2[ 6 ] 6Nb 8 32
ベスビオSFQ、512量子ビットQAプロセッサ 96,000 2012 D-WaveSVTC250 nm、2.5 MA/m 2、6 Nb 8 162
[ 7 ]RSFQ、16ビット加算器 12,785 2012 SBU、産業技術総合研究所 1 μm、100 MA/m 2、10 Nb 8.5 29.75
[ 8 ]8,192ビットシフトレジスタ32,800 2014 SBUMIT-LL500 nm、100 MA/m 2、8 Nb 9 25
ワシントン(W1K) SFQ、2048量子ビットQAプロセッサ 128,472 2015 D-Waveサイプレス250 nm、2.5 MA/m 2、6 Nb 30.3 136
[ 9 ]RQL、2つのシフトレジスタ 72,800 2015 NGCMIT-LL500 nm、100 MA/m 2、8 Nb 9 25
[ 10 ]16000ビットシフトレジスタ 6万5000 2017 SBU、MIT-LL 500 nm、100 MA/m 2、8 Nb 12 25
[ 10 ]36000ビットシフトレジスタ 144,000 2017 SBU、MIT-LL 350 nm、100 MA/m 2、8 Nb 15 25
[ 10 ]202280ビットシフトレジスタ 809,150 2017 SBU、MIT-LL 350 nm、100 MA/m 2、8 Nb 64 100
ペガサスP16SFQ、5640量子ビットQAプロセッサ 1,030,000 2020 D-Wave、スカイウォーターテクノロジー 250 nm、2.5 MA/m 2、6 Nb 70.6 ?

メーカー列には、チップを設計および製造した組織が含まれる場合があります。

プロセス列情報:最小線幅、ジョセフソン接合臨界電流密度、超伝導層数および材料。臨界電流密度の単位変換:1 MA/m 2 = 1 μA /μm 2 = 100 A/cm 2

メモリ

メモリは、単一の集積回路チップ上に集積された電子データ記憶装置であり、コンピュータメモリとしてよく使用されます。ここに記載された超伝導集積回路は、製造および試験済みである必要がありますが、市販されている必要はありません。チップ面積には、チップ全体が含まれます。

参照 説明 ジャンクション数 日付 メーカー プロセス 回路[mm²] チップ[mm²]
[ 11 ]1024ビットROM、NbN/MgO/NbN接合 5,943 1990 電気技術研究所 3 μm、5.6 MA/m 2、2 Nb + 1 Pb-In ? 17.25
[ 12 ]4096ビットRAM23,488 2005 ISTEC 1 μm、100 MA/m 2、10 Nb 5.5 ?

参考文献

  1. ^コシェレツ V、リクハレフ K、ミグリン V、ムハノフ O、オフシャンニコフ G、セミノフ V、セルプチェンコ I、ヴィスタフキン A (1987)。 「抵抗性単一磁束量子論理回路の実験的実現」。IEEEトランス。マグン23 (2): 755–758ビブコード: 1987ITM....23..755K土井: 10.1109/TMAG.1987.1064953
  2. ^田中 正之, 近藤 剛, 中島 暢, 川本 剛, 山梨 雄, 神谷 雄, 秋元 明, 藤巻 明, 早川 秀, 吉川 暢, 寺井 秀, 橋本 雄, 萬津 誠 (2005). 「受動伝送線路を用いた単一磁束量子マイクロプロセッサの実証」 . IEEE Trans. Appl. Supercond . 15 (2): 400– 404. Bibcode : 2005ITAS...15..400T . doi : 10.1109/TASC.2005.849860 . hdl : 10131/899 . S2CID 21115527 . 
  3. ^信森 裕、西貝 哲、中宮 和、吉川 直、藤巻 亜、寺井 裕、萬 S (2007). 「完全非同期 SFQ マイクロプロセッサ: SCRAM2 の設計と実装」IEEEトランス。応用スーパーコンド17 (2): 478–481書誌コード: 2007ITAS...17..478N土井: 10.1109/TASC.2007.898658hdl : 10131/4241S2CID 42842976 
  4. ^田中 正之, 山梨 雄一, 入江 暢, 朴 秀次, 岩崎 誠, 高木 健, 武富 健, 藤巻 明, 吉川 暢, 寺井 秀次, 萬津 誠 (2007). 「キャッシュメモリを備えたパイプライン型8ビットシリアルシングルフラックス量子マイクロプロセッサの設計と実装」. Supercond. Sci. Technol . 20 (11): S305– S309. Bibcode : 2007SuScT..20S.305T . doi : 10.1088/0953-2048/20/11/S01 . S2CID 121079166 . 
  5. ^ Johnson MW, Bunyk P, Maibaum F, Tolkacheva E, Berkley AJ, Chapple EM, Harris R, Johansson J, Lanting T, Perminov I, Ladizinsky E, Oh T, Rose G (2010). 「超伝導断熱量子最適化プロセッサのためのスケーラブルな制御システム」. Supercond. Sci. Technol . 23 (6) 065004. arXiv : 0907.3757 . Bibcode : 2010SuScT..23f5004J . doi : 10.1088/0953-2048/23/6/065004 . S2CID 16656122 . 
  6. ^ Bunyk PI, Hoskinson EM, Johnson MW, Tolkacheva E, Altomare F, Berkley AJ, Harris R, Hilton JP, Lanting T, Przybysz AJ, Whittaker J (2014). 「超伝導量子アニーリングプロセッサの設計におけるアーキテクチャ上の考慮事項」. IEEE Trans. Appl. Supercond . 24 (4): 1700110. arXiv : 1401.5504 . Bibcode : 2014ITAS...2418294B . doi : 10.1109/TASC.2014.2318294 . S2CID 44902153 . 
  7. ^ Dorojevets M, Ayala CL, Yoshikawa N, Fujimaki A (2010). 「16ビットウェーブパイプラインスパースツリーRSFQ加算器」. IEEE Trans. Appl. Supercond . 23 (3): 1700605. doi : 10.1109/TASC.2012.2233846 . S2CID 24955156 . 
  8. ^ Semenov VK, Polyakov YA, Tolpygo SK (2015). 「新しいAC駆動SFQデジタル回路」. IEEE Trans. Appl. Supercond . 25 (3): 1– 7. arXiv : 1412.6552 . Bibcode : 2015ITAS...2582665S . doi : 10.1109/TASC.2014.2382665 . S2CID 29766710 . 
  9. ^ Herr QP, Osborne J, Stoutimore MJ, Hearne H, Selig R, Vogel J, Min E, Talanov VV, Herr AY (2015). 「72,800デバイスを搭載したデジタル超伝導チップにおける再現可能な動作マージン」. Supercond. Sci. Technol . 28 (12) 124003. arXiv : 1510.01220 . Bibcode : 2015SuScT..28l4003H . doi : 10.1088/0953-2048/28/12/124003 . S2CID 10139340 . 
  10. ^ a b c Semenov VK, Polyakov YA, Tolpygo SK (2017). 「ACバイアスシフトレジスタを用いた製造プロセスベンチマーク回路および磁束トラッピング診断ツール」. IEEE Trans. Appl. Supercond . 27 (4): 1301409. arXiv : 1701.03837 . Bibcode : 2017ITAS...2769585S . doi : 10.1109/TASC.2017.2669585 . S2CID 5883687 . 
  11. ^青柳 正之, 中川 浩, 黒澤 郁, 高田 誠 (1991). 「NbN/MgO/NbNトンネル接合を用いたジョセフソンLSI製造技術」. IEEE Trans. Magn . 27 (2): 3180– 3183. Bibcode : 1991ITM....27.3180A . doi : 10.1109/20.133887 .
  12. ^長澤 誠・佐藤 剛・日出 健・北川 雄・日高 正之 (2007). 「従来型超伝導RAMを用いた10kA/cm² Nb多層製造プロセスの歩留まり評価」. IEEE Trans. Appl. Supercond . 17 (2): 177– 180. Bibcode : 2007ITAS...17..177N . doi : 10.1109/TASC.2007.898050 . S2CID 44057953 .