Steamroller（マイクロアーキテクチャ）

Steamroller - ファミリー 15 時間 (第 3 世代)
一般情報
発売2014年1月14日; 11年前 （2014年1月14日）
共通メーカー
アーキテクチャと分類
テクノロジーノード28 nm SHP [1]
命令セットAMD64 ( x86-64 )
物理的仕様
ソケット
製品、モデル、バリエーション
コア名
歴史
前任者パイルドライバー - ファミリー 15 時間 (第 2 世代)
後継掘削機 - ファミリー 15 時間 (第 4 世代)
サポート状況
iGPUはサポートされていません

AMD Steamrollerファミリー15hは、 AMDがAMD APU向けに開発したマイクロアーキテクチャで、2014年初頭に第3世代のBulldozerベースのマイクロアーキテクチャとしてPiledriverの後継となりました。[2] Steamroller APUは、より高いレベルの並列処理の実現を目指しながら、前世代と同様に2コアモジュールを引き続き採用しています。

マイクロアーキテクチャ

Steamroller は、 BulldozerやPiledriver の設計に見られるクラスター マルチスレッド(CMT) と呼ばれる2 つのコア モジュールを引き続き備えています。つまり、1 つのモジュールがデュアル コア プロセッサとして販売されています。[3] Steamrollerの焦点は、並列処理の向上にあります。[4]改善点は、モジュール内の各コアの独立した命令デコーダー、スレッドあたりの最大幅ディスパッチの 25% 増加、命令スケジューラの改善、パーセプトロン分岐予測器の改善、キャッシュの大規模化とスマート化、命令キャッシュ ミスの最大 30% 削減、分岐予測ミス率の 20% 削減、動的にサイズ変更可能な L2 キャッシュ、マイクロ操作キュー、[5]内部レジスタ リソースの増加、メモリ コントローラの改善などにあります。

AMDは、これらの改良により、消費電力を抑えながらPiledriverの高いクロックレートを維持しながら、第1世代Bulldozerコアと比較して、1サイクルあたりの命令数（IPC）が最大30％向上すると見積もっています。 [3] 最終的な結果は、Piledriverと比較して、シングルスレッドIPCが9％、マルチスレッドIPCが18％向上しました。[6]

CPU のマイクロアーキテクチャである Steamroller と、GPU のマイクロアーキテクチャであるGraphics Core Next は、APU ラインでペアになっており、Heterogeneous System Architectureで指定された機能をサポートします。

歴史

2011年、AMDは2013年に向けて第3世代Bulldozerベースのプロセッサラインを発表した。[7]仮題は「次世代Bulldozer」で、28nm製造プロセスを採用している。 [8]

2011年9月21日に流出したAMDのスライドによると、この第3世代BulldozerコアのコードネームはSteamrollerだった。[9] [10]

2014年1月に最初のカヴェリAPUが利用可能になった。[11]

2015年5月から2016年3月にかけて、新しいAPUがKaveri-refresh（コードネームGodavari）として発売されました。[12]

特徴

次の表は、 APUを含む、3D グラフィックス搭載AMDプロセッサの機能を示しています(参照: 3D グラフィックス搭載 AMD プロセッサの一覧)。

[ ビジュアルエディター ]
プラットフォーム高出力、標準出力、低出力低消費電力および超低消費電力
コードネームサーバ基本トロント
マイクロ京都
デスクトップパフォーマンスラファエロフェニックス
主流リャノ三位一体リッチランドカヴェリカヴェリリフレッシュ（ゴダヴァリ）カリゾブリストルリッジレイヴンリッジピカソルノワールセザンヌ
エントリ
基本カビニダリ
携帯パフォーマンスルノワールセザンヌレンブラントドラゴンレンジ
主流リャノ三位一体リッチランドカヴェリカリゾブリストルリッジレイヴンリッジピカソルノワール・
リュシエンヌ		セザンヌ・
バルセロ		フェニックス
エントリダリメンドシノ
基本デスナ、オンタリオ州、ザカテカビニ、テマシュビーマ、マリンズカリゾ-Lストーニーリッジポロック
埋め込み三位一体ハクトウワシコチョウゲンボウ、
ブラウンファルコン		アメリカワシミミズクグレイホークオンタリオ州ザカテカビニソウゲンワシ、カンムリワシ、
LXファミリー		プレーリーファルコンシマチョウゲンボウリバーホーク
リリース2011年8月2012年10月2013年6月2014年1月20152015年6月2016年6月2017年10月2019年1月2020年3月2021年1月2022年1月2022年9月2023年1月2011年1月2013年5月2014年4月2015年5月2016年2月2019年4月2020年7月2022年6月2022年11月
CPUマイクロアーキテクチャK10パイルドライバー蒸気ローラー掘削機「掘削機+」[13]禅禅+禅2禅3禅3+禅4ボブキャットジャガープーマプーマ+ [14]「掘削機+」禅禅+「禅2+」
ISAx86-64 v1x86-64 v2x86-64 v3x86-64 v4x86-64 v1x86-64 v2x86-64 v3
ソケットデスクトップパフォーマンス—午前5時——
主流—午前4時——
エントリFM1FM2FM2+FM2+ [a]、AM4午前4時—
基本——午前1時—FP5—
他のFS1FS1+、FP2FP3FP4FP5FP6FP7FL1FP7
FP7r2
FP8		FT1FT3FT3bFP4FP5FT5FP5FT6
PCI Expressバージョン2.03.04.05.04.02.03.0
CXL——
Fab. ( nm )GF 32SHP
( HKMG SOI )		GF 28SHP
（HKMGバルク）		GF 14LPP
（FinFETバルク）		GF 12LP
（FinFETバルク）		TSMC N7
（FinFETバルク）		TSMC N6
（FinFETバルク）		CCD: TSMC N5
(FinFET バルク)
cIOD: TSMC N6
(FinFET バルク)		TSMC 4nm
（FinFETバルク）		TSMC N40
（バルク）		TSMC N28
（HKMGバルク）		GF 28SHP
（HKMGバルク）		GF 14LPP
（FinFETバルク）		GF 12LP
（FinFETバルク）		TSMC N6
（FinFETバルク）
ダイ面積（mm 2）228246245245250210 [15]156180210CCD: (2倍) 70
cIOD: 122		17875 （+ 28 FCH）107?125149約100
最小TDP（W）351712101565354.543.95106128
最大APU TDP（W）10095654517054182565415
最大ストック APU ベースクロック (GHz)33.84.14.13.73.83.63.73.84.03.34.74.31.752.222.23.22.61.23.352.8
ノードあたりの最大APU数[b]11
CPUあたりの最大コアダイ数1211
コアダイあたりの最大 CCX1211
CCXあたりの最大コア数482424
APUあたりの最大CPUコア数[c] 481682424
CPUコアあたりの最大スレッド数1212
整数パイプライン構造3+32+24+24+2+11+3+3+1+21+1+1+12+24+24+2+1
i386、i486、i586、CMOV、NOPL、i686、PAE、NX ビット、CMPXCHG16B、AMD-V、RVI、ABM、および 64 ビット LAHF/SAHFはいはい
IOMMU [d]—v2v1v2
BMI1、AES-NI、CLMUL、F16Cはい—はい
ムーブベ—はい
AVIC、BMI2、RDRAND、MWAITX/MONITORX—はい
SME [e]、TSME [e]、ADX、SHA、RDSEED、SMAP、SMEP、XSAVEC、XSAVES、XRSTORS、CLFLUSHOPT、CLZERO、およびPTE Coalescing—はい—はい
GMET、WBNOINVD、CLWB、QOS、PQE-BW、RDPID、RDPRU、および MCOMMIT—はい—はい
MPK、VAES—はい—
シンガポール証券取引所——
コアあたりのFPU数10.5110.51
FPUあたりのパイプ数22
FPUパイプ幅128ビット256ビット80ビット128ビット256ビット
CPU命令セット SIMDレベルSSE4a [f]AVXAVX2AVX-512SSSE3AVXAVX2
3Dナウ！3Dナウ!+——
プリフェッチ/プリフェッチWはいはい
GFNI—はい—
AMX—
FMA4、LWP、TBM、XOP—はい——はい—
FMA3はいはい
AMD XDNA—はい—
コアあたりのL1データ キャッシュ (KiB)64163232
L1データキャッシュの連想性（ウェイ）2488
コアあたりのL1命令キャッシュ10.5110.51
APU 合計 L1 命令キャッシュの最大量 (KiB)2561281922565122566412896128
L1命令キャッシュの連想性（ウェイ）23482348
コアあたりのL2キャッシュ10.5110.51
最大 APU 合計 L2 キャッシュ (MiB)424161212
L2キャッシュの連想性（ウェイ）168168
CCX あたりの最大オンダイL3 キャッシュ(MiB)—41632—4
CCD あたりの最大 3D V キャッシュ (MiB)—64——
APUあたりのCCD内L3キャッシュの最大合計（MiB）4816644
最大。 APU ごとの合計 3D V キャッシュ (MiB)—64——
APUあたりの最大ボードL3キャッシュ（MiB）——
APUあたりの最大合計L3キャッシュ（MiB）48161284
APU L3キャッシュの連想性（ウェイ）1616
L3キャッシュスキーム被害者被害者
最大L4キャッシュ——
最大在庫DRAMサポートDDR3 -1866DDR3-2133DDR3-2133 、DDR4-2400DDR4-2400DDR4-2933DDR4-3200 、LPDDR4-4266DDR5 -4800、LPDDR5 -6400DDR5 -5200DDR5 -5600、LPDDR5x -7500DDR3L -1333DDR3L-1600DDR3L-1866DDR3-1866 、DDR4-2400DDR4-2400DDR4-1600DDR4-3200LPDDR5-5500
APUあたりの最大DRAMチャネル数21212
APU あたりの最大ストックDRAM 帯域幅(GB/s)29.86634.13238.40046.93268.256102.40083.20012万10.66612.80014.93319.20038.40012.80051.20088,000
GPUマイクロアーキテクチャテラスケール 2 (VLIW5)テラスケール 3 (VLIW4)GCN第2世代GCN第3世代GCN第5世代[16]RDNA 2RDNA 3テラスケール 2 (VLIW5)GCN第2世代GCN第3世代[16]GCN 第5世代RDNA 2
GPU命令セットTeraScale命令セットGCN命令セットRDNA命令セットTeraScale命令セットGCN命令セットRDNA命令セット
最大ストックGPUベースクロック（MHz）60080084486611081250140021002400400538600?847900120060013001900
最大ストックGPUベースGFLOPS [g]480614.4648.1886.71134.517601971年2月2150.43686.4102.486???345.6460.8230.41331.2486.4
3Dエンジン[h]最大400:20:8最大384:24:6最大512:32:8704:44:16まで[17]最大512:32:8768:48:8128:8:480:8:4128:8:4192:12:8まで192:12:4まで192:12:4最大512:?:?128:?:?
IOMMUv1IOMMUv2IOMMUv1?IOMMUv2
ビデオデコーダーUVD 3.0UVD 4.2UVD 6.0VCN 1.0 [18]VCN 2.1 [19]VCN 2.2 [19]VCN 3.1?UVD 3.0UVD 4.0UVD 4.2UVD 6.2VCN 1.0VCN 3.1
ビデオエンコーダ—VCE 1.0VCE 2.0VCE 3.1—VCE 2.0VCE 3.4
AMD 流体モーションいいえはいいいえいいえはいいいえ
GPUの省電力パワープレイパワーチューンパワープレイパワーチューン[20]
トゥルーオーディオ—はい[21]?—はい
フリーシンク1
2		1
2
HDCP [i]?1.42.22.3?1.42.22.3
プレイレディ[i]—3.0はまだ—3.0はまだ
サポートされているディスプレイ[j]2～32～433 (デスクトップ)
4 (モバイル、埋め込み)		42344
/drm/radeon[k] [23] [24]はい—はい—
/drm/amdgpu[k] [25]—はい[26]—はい[26]
  1. ^ FM2+ 掘削機モデルの場合: A8-7680、A6-7480、Athlon X4 845。
  2. ^ PC は 1 つのノードになります。
  3. ^ APUはCPUとGPUを組み合わせたもので、どちらもコアを持っています。
  4. ^ ファームウェアのサポートが必要です。
  5. ^ ab ファームウェアのサポートが必要です。
  6. ^ SSE4 はありません。SSSE3 もありません。
  7. ^ 単精度パフォーマンスは、 FMA操作に基づいてベース (またはブースト) コア クロック速度から計算されます。
  8. ^ 統合シェーダ :テクスチャマッピング単位 :レンダリング出力単位
  9. ^ ab 保護されたビデオコンテンツを再生するには、カード、オペレーティングシステム、ドライバー、アプリケーションのサポートも必要です。また、HDCP対応ディスプレイも必要です。HDCPは特定のオーディオ形式の出力に必須であるため、マルチメディア環境に追加の制約が課せられます。
  10. ^ 2台以上のディスプレイに映像を出力するには、追加するパネルがネイティブDisplayPortをサポートしている必要があります。[22]あるいは、アクティブなDisplayPort-DVI/HDMI/VGAアダプタを使用することもできます。
  11. ^ ab DRM（Direct Rendering Manager）はLinuxカーネルのコンポーネントです。この表のサポートは最新バージョンを参照しています。

プロセッサ

APUライン

  1. Kaveri AシリーズAPU
  2. ベルリンAPU - キャンセル
    • 2013年にAMDによって発表された[36]ベルリンAPUは、4つのSteamrollerコア、最大512のストリームプロセッサ、ECCメモリのサポートを特徴とし、エンタープライズおよびサーバー市場をターゲットとしていました。

FXライン（廃止）

2013年11月、AMDは2014年にFXシリーズを更新しないこと、 Socket AM3+版も新ソケットを搭載したSteamroller版もリリースしないことを確認した。 [37] [38]

しかしAMDは、デスクトップ向けにKaveriベースのFX-770K、モバイル向けにFX-7600Pをリリースしました。これらは基本的に、Athlon X4 FM2+シリーズと同様に、統合グラフィックスを無効にしたAPUです。これらのAPUはOEM向けにのみリリースされました。

サーバーライン（キャンセル）

AMDの2014年のサーバーロードマップは以下の通りである: [39] [40]

  • Berlin APU - 1プロセッサ（1P）コンピューティングおよびメディアクラスタ向けのクアッドコアx86 Steamrollerアーキテクチャ（上記参照）
  • Berlin CPU - 1P Webおよびエンタープライズサービスクラスタ向けのクアッドコアx86 Steamrollerアーキテクチャ
  • シアトルCPU - 1Pウェブおよびエンタープライズサービスクラスタ向け4/8コアAArch64 Cortex-A57アーキテクチャ（Opteron A1100）[41]
  • Warsaw CPU - 最大16コアのx86 Piledriver（第2世代Bulldozer）アーキテクチャ（Opteron 6338Pおよび6370P）、2P/4Pサーバー向け[42]

しかし、Steamroller Opteron製品の計画は、この世代のBulldozerアーキテクチャのエネルギー効率が低かったため、中止されました。次世代のExcavatorではエネルギー効率が大幅に向上し、ワットあたりの性能でJaguarを上回り、Steamrollerの約2倍のワットあたりの性能を実現しました（例えば、類似のモバイルAPUを任意の大まかな基準で比較した場合、Steamrollerは20.74ポイント/W、Steamrollerは10.85ポイント/Wでした）。 [43] [44]

参考文献

  1. ^ 「2ページ目 - AMD Kaveri A10-7850KとA8-7600のレビュー：初の真のヘテロジニアスチップを待つ価値はあったか？」ExtremeTech 。 2014年2月19日閲覧。
  2. ^ 「AMD Kaveriレビュー：A8-7600とA10-7850Kをテスト」Anandtech.com、2014年1月14日。2014年1月15日時点のオリジナルよりアーカイブ。 2014年2月8日閲覧。
  3. ^ ab 「AMD：2013年にSteamrollerマイクロアーキテクチャの実現は順調」X-bit labs. 2013年3月31日. 2013年10月25日時点のオリジナルよりアーカイブ。 2013年9月29日閲覧。
  4. ^ Su, Lisa (2012年2月2日). 「コンシューマ化、クラウド、コンバージェンス」(PDF) . AMD 2012 Financial Analyst Day . カリフォルニア州サニーベール：Advanced Micro Devices. p. 26. 2012年2月4日閲覧。
  5. ^ Anand Lal Shimpi (2012年8月28日). 「AMDのSteamroller詳細：第3世代Bulldozer Core」。2012年8月30日時点のオリジナルよりアーカイブ。2013年11月16日閲覧。
  6. ^ Miller, Michael J. (2014年2月14日). 「Ivytown、Steamroller、14nmおよび16nmプロセスハイライト ISSCC」. Forwardthinking.pcmag.com . 2014年2月19日閲覧。
  7. ^ Anton Shilov (2010年11月9日). 「AMD、2012年に20コア・マイクロプロセッサをリリース予定」X-bit labs. 2012年2月5日時点のオリジナルよりアーカイブ。2012年1月23日閲覧。
  8. ^ “2012 Financial Analyst Day”. 2012年2月2日. 2014年9月6日時点のオリジナルよりアーカイブ。2013年9月29日閲覧。
  9. ^ "Hosszútávú mobile útiterv szivárgott ki az AMD-től - PROHARDVER! Processzor hir". Prohardver.hu. 2011-09-21 。2012 年 1 月 23 日に取得。
  10. ^ "AMD の今後の APU のロードマップは、2012 年プログラムと 2013 年メルカート モバイルごとに発表されました。". 2011年9月21日。 2013 年 1 月 11 日にオリジナルからアーカイブされました。2012 年 1 月 23 日に取得。
  11. ^ Joel Hruska (2014年1月14日). 「AMD Kaveri A10-7850KとA8-7600のレビュー：真のヘテロジニアスチップの登場を待つ価値はあったか？」 extremetech.com . 2014年1月17日閲覧。
  12. ^ “12項 APU 及び CPU 準備出発行，「Godavari」為 AMD 產品新代號”. VRゾーン。 2017 年 2 月 11 日のオリジナルからアーカイブ。2017 年2 月 8 日に取得。
  13. ^ 「AMD、第7世代APUを発表：ノートPC向けBristol RidgeとStoney Ridgeを搭載したExcavator mk2」、2016年5月31日。 2020年1月3日閲覧。
  14. ^ 「AMDモバイル「Carrizo」APUファミリーは、2015年にパフォーマンスとエネルギー効率の大幅な向上を実現」（プレスリリース）。2014年11月20日。 2015年2月16日閲覧。
  15. ^ 「モバイルCPU比較ガイド Rev. 13.0 5ページ：AMDモバイルCPU全リスト」TechARP.com . 2017年12月13日閲覧。
  16. ^ ab 「OpenCLドライバーにAMD VEGA10およびVEGA11 GPUが搭載」VideoCardz.com . 2017年6月6日閲覧。
  17. ^ Cutress, Ian (2018年2月1日). 「ZenコアとVega：AM4向けRyzen APU – AMD Tech Day at CES：2018年のロードマップ公開、Ryzen APU、12nmのZen+、7nmのVega」. Anandtech . 2018年2月7日閲覧。
  18. ^ Larabel, Michael (2017年11月17日). 「Radeon VCN Encode Support Lands in Mesa 17.4 Git」. Phoronix . 2017年11月20日閲覧。
  19. ^ ab 「AMD Ryzen 5000G「Cezanne」APU、初の高解像度ダイショットを公開、180mm2パッケージに107億個のトランジスタを搭載」wccftech . 2021年8月12日. 2021年8月25日閲覧。
  20. ^ Tony Chen、Jason Greaves、「AMDのGraphics Core Next（GCN）アーキテクチャ」（PDF）、AMD 、 2016年8月13日閲覧。
  21. ^ 「AMDのKaveriアーキテクチャの技術的考察」Semi Accurate . 2014年7月6日閲覧。
  22. ^ 「AMD Radeon™ HD 5000、HD 6000、HD 7000シリーズグラフィックカードに3台以上のモニターを接続するにはどうすればよいですか？」AMD . 2014年12月8日閲覧。
  23. ^ Airlie, David (2009年11月26日). 「Linuxカーネル2.6.33にメインライン化されたKMSドライバーでDisplayPortがサポートされる」 . 2016年1月16日閲覧。
  24. ^ 「Radeon機能マトリックス」. freedesktop.org . 2016年1月10日閲覧。
  25. ^ Deucher, Alexander (2015年9月16日). 「XDC2015: AMDGPU」(PDF) . 2016年1月16日閲覧。
  26. ^ ab ミシェル・デンツァー (2016 年 11 月 17 日)。 「[お知らせ] xf86-video-amdgpu 1.2.0」。lists.x.org。
  27. ^ 「AMDがKaveriに関する詳細情報を公開：HSA、TrueAudio、Mantle」。2016年8月4日時点のオリジナルよりアーカイブ。 2013年11月16日閲覧。
  28. ^ 「AMDの次世代「Kaveri」APUには新しいマザーボードが必要」2013年5月30日。2013年6月7日時点のオリジナルよりアーカイブ。 2013年6月9日閲覧。
  29. ^ 「AMDのKaveriアーキテクチャの技術的考察」SemiAccurate、2014年1月15日。
  30. ^ 「AMD Kaveri APUアーキテクチャの詳細」2013年7月4日。
  31. ^ 「マルチモニター：A10-7850K「Kaveri」でCivilization Vをプレイ」。YouTube。
  32. ^ 「AMD A8-7600 Kaveri APUレビュー - 組み込みGPU - HSAとhUMA」。2014年1月14日。
  33. ^ 「AMD A10-7850K グラフィックスパフォーマンス」. 2014年2月14日. 2014年4月2日閲覧。
  34. ^ 「AMD、チップのセキュリティ強化のためARMプロセッサを追加」2012年6月14日. 2013年9月3日閲覧。
  35. ^ 「AMDとARM Fusionがx86を超えて再定義」 。 2013年11月10日閲覧。
  36. ^ 「AMD Berlin Server APU、4つのSteamrollerコアと512個のGCN SPを搭載したKaveri APUの近日発売を一足先に公開」2013年6月19日。 2013年9月29日閲覧。
  37. ^ Anton Shilov (2013年11月13日). 「AMD、来年次世代FXマイクロプロセッサを発表予定」 xbitlabs.com. 2019年12月1日時点のオリジナルよりアーカイブ。2013年11月16日閲覧。
  38. ^ Josh Walrath (2013年9月4日). 「AMDのプロセッサシフト：未来はFusionそのもの」 . 2013年9月29日閲覧。
  39. ^ 「ベルリンとワルシャワはAMDのx86サーバーラインナップの未来だ」The Tech Report. 2013年6月18日. 2013年9月29日閲覧。
  40. ^ Mujtaba, Hassan (2013年12月26日). 「AMD Opteronロードマップ、次世代TorontoおよびCarrizo APUの詳細を公開」. WCCF Tech . 2015年1月15日閲覧。
  41. ^ Mendoza, Menchie (2014年8月13日). 「AMD、64ビットARM「Seattle」サーバーチップを公開」. Tech Times . 2015年1月15日閲覧。
  42. ^ Gasior, Geoff (2014年1月22日). 「16コアのWarsaw CPUがOpteronラインナップに追加」. The Tech Report . 2015年1月15日閲覧。
  43. ^ “Opteron X2150 vs A10 8700P”. cpuboss.com. 2016年11月16日時点のオリジナルよりアーカイブ。 2016年11月15日閲覧。
  44. ^ “AMD A10 8700P vs 7300”. cpuboss.com. 2016年11月27日時点のオリジナルよりアーカイブ。2016年11月15日閲覧。
「https://en.wikipedia.org/w/index.php?title=Steamroller_(microarchitecture)&oldid=1304464696#KAVERI」より取得