| シミュレータ名 | 作成者/会社 | 言語 | 説明 |
|---|
| Active-HDL / Riviera-PRO | Aldec | VHDL-1987、-1993、-2002、-2008、-2019 V1995、V2001、V2005、SV2009、SV2012、SV2017 | Active-HDLは、FPGAおよびSoC FPGAアプリケーションを対象とした、完全なHDLグラフィカルエントリおよび検証環境を備えたAldecのWindowsベースのシミュレータです。Riviera-PROは、FPGA、SoC FPGA、およびASICアプリケーションを対象とした、完全な検証環境を備えたAldecのWindows/Linuxベースのシミュレータです。どちらのAldecシミュレータも、高度なデバッグ機能と高性能シミュレーションエンジンを備え、業界で最も費用対効果の高いシミュレータであり、アサーションベース検証やUVMなどの高度な検証手法をサポートしています。Aldecのシミュレータは、完全なVHDL-2008実装を備え、VHDL-2019機能を提供する最初のシミュレータです。 |
| Aeolus-DS | Huada Empyrean Software Co., Ltd | V2001 | Aeolus-DSは、ミックスドシグナル回路をシミュレートするために設計されたAeolusシミュレータの一部です。Aeolus-DSは純粋なVerilogシミュレーションをサポートしています。 |
| HiLo | テラダイン | | 1980年代に使用されました。 |
| Incisiveエンタープライズシミュレータ（「ビッグ3」） | Cadence Design Systems | VHDL-1987、-1993、-2002、-2008、V2001、SV2005、SV2009、SV2012、SV2017 | ケイデンスは当初、ゲートウェイ・デザインを買収し、Verilog-XLも取得しました。より高速なシミュレータとの競争に対応するため、ケイデンスは独自のコンパイル言語シミュレータであるNC-Verilogを開発しました。NCsimファミリーの最新バージョンであるIncisive Enterprise Simulatorは、Verilog、VHDL、SystemVerilogをサポートしています。また、e検証言語と高速なSystemCシミュレーションカーネルもサポートしています。 |
| ISEシミュレータ | ザイリンクス | VHDL-93、V2001 | ザイリンクスのシミュレータは、ISE Design Suiteにバンドルされています。ISEシミュレータ（ISim）は、ザイリンクスのFPGAおよびCPLDを対象とした設計のシミュレーションを含む、混合モード言語シミュレーションをサポートしています。 |
| メトリクス・クラウド・シミュレータ | メトリクス・テクノロジーズ | SV2012 | Metricsクラウドプラットフォームで使用されるSystemVerilogシミュレータ。デバッグ、API、言語、テストベンチのサポートなど、最新のSystemVerilogシミュレータの標準機能をすべて備えています。 |
| ModelSim / Questa（「ビッグ3」） | Mentor Graphics | VHDL-1987、-1993、-2002、-2008、V2001、SV2005、SV2009、SV2012、SV2017 | オリジナルのModeltech（VHDL）シミュレータは、VHDLとVerilogの設計エンティティを同時にシミュレーションできる最初の混合言語シミュレータでした。2003年、ModelSim 5.8はAccellera SystemVerilog 3.0規格の機能をサポートし始めた最初のシミュレータでした。[1] 2005年、Mentorは高性能VerilogおよびSystemVerilogシミュレーションを提供し、アサーションベース検証や機能カバレッジなどのより高度なメソドロジに検証機能を拡張するためにQuestaを発表しました。今日、Questaは業界標準のOVMやUVMを含むメソドロジのフルスイートをサポートする、高性能SystemVerilogおよび混合言語シミュレータのリーダーです。ModelSimは依然としてFPGA設計の主要シミュレータです。[事実か意見か？ ] |
| MPSim | Axiom Design Automation | V2001、V2005、SV2005、SV2009 | MPsimは、Verilog、SystemVerilog、SystemCを完全にサポートする高速コンパイルシミュレータです。Designer、統合されたVerilogおよびSystemVerilogデバッグ環境が含まれており、マルチCPUシミュレーションのサポートが組み込まれています。 |
| PureSpeed | Frontline | V1995 | Windows OSで利用できる最初のVerilogシミュレータです。このシミュレータには、「CycleDrive」と呼ばれるサイクルベースの同等製品がありました。FrontLineは1998年にAvant!に売却され、その後2002年にSynopsysに買収されました。Synopsysは、定評のあるVCSシミュレータを優先し、PureSpeedの製造を中止しました。 |
| Quartus IIシミュレータ（Qsim） | アルテラ | VHDL-1993、V2001、SV2005 | Quartus II リリース11.1以降にバンドルされているアルテラのシミュレータ。Verilog、VHDL、AHDLをサポートしています。 |
| SILOS | シルバコ | V2001 | 低コストのインタープリタ型Verilogシミュレータの1つとして、SimuCadのSilos IIIは1990年代に大きな人気を博しました。シルバコによるSimuCadの買収により、SilosはシルバコEDAツールスイートの一部となりました。 |
| SIMILI VHDL | Symphony EDA | VHDL-1993 | グラフィカルユーザーインターフェースと統合波形ビューアを備えた、もう一つの低価格VHDLシミュレータです。ウェブサイトは長い間更新されていません。ソフトウェアを購入することはできません。無料版は動作しますが、メールでライセンスをリクエストする必要があります。 |
| SMASH | Dolphin Integration | V1995、V2001、VHDL-1993 | SMASHは、ICまたはPCB設計用のミックスシグナル、マルチ言語シミュレータです。アナログ記述にはSPICE構文、デジタル記述にはVerilog-HDLとVHDL、アナログ動作記述にはVerilog-A/AMS、VHDL-AMS、ABCD（SPICEとCの組み合わせ）、DSPアルゴリズムにはCを使用します。 |
| Speedsim | Cadence Design Systems | V1995 | 元々DECで開発されたサイクルベースシミュレータです。DECの開発者はQuickturn Design Systemsを設立しました。Quickturnは後にCadenceに買収され、2005年に製品の販売を中止しました。Speedsimは、最大32のテストを並列にシミュレーションできる革新的なスロット型ビットスライスアーキテクチャを採用していました。 |
| Super-FinSim | Fintronic | V2001 | このシミュレータはマルチプラットフォームで利用可能で、IEEE 1364-2001に準拠しています。 |
| TEGAS / Texsim | TEGAS/CALMA/GE | TDL（Tegas設計言語） | 1972年の論文で初めて説明され、1980年代にLSI Logic、GEなどのASICベンダーによって使用されました。 |
| VCS（「ビッグ3」） | シノプシス | VHDL-1987、-1993、-2002、-2008、V2001、SV2005、SV2009、SV2012、SV2017 | ジョン・サンギネッティ、ピーター・アイヒェンバーガー、マイケル・マクナマラによって、スタートアップ企業であるChronologic Simulationの下で開発されました。同社は1994年にViewLogic Systemsに買収されました。ViewLogicはその後、1997年にSynopsysに買収されました。VCSは継続的に開発が進められており、コンパイル済みコードシミュレーション、ネイティブテストベンチとSystemVerilogのサポート、統合コンパイラ技術の先駆者です。現在、VCSは、すべての機能検証手法と言語（VHDL、Verilog、SystemVerilog、Verilog AMS、SystemC、C/C++を含む）を包括的にサポートし、ネイティブ低消費電力、X伝播、到達不能解析、細粒度並列処理などの高度なシミュレーション技術を提供しています。 |
| Verilogger Extreme / Pro | SynaptiCAD | V2001、V1995 | Verilogger Proは、Elliot MednickのVeriWellコードベースをベースにした低価格のインタープリタ型シミュレータです。Verilogger Extremeは、Verilog-2001に準拠し、Proよりもはるかに高速な新しいコンパイル型シミュレータです。 |
| Verilog-XL | Cadence Design Systems | V1995 | 元祖VerilogシミュレータであるGateway DesignのVerilog-XLは、ASIC（検証）サインオフの認定を受けた最初の（そして一時期唯一の）Verilogシミュレータでした。Cadence Design Systemsによる買収後、Verilog-XLは長年にわたってほとんど変更されず、インタープリタ型言語エンジンを維持し、言語サポートをVerilog-1995に固定しました。XLの開発は活発に行われなくなったため、Cadenceは新しい設計プロジェクトにはIncisive Enterprise Simulatorを推奨しています。それでも、XLはレガシーVerilogの大規模なコードベースを持つ企業で引き続き使用されています。初期のVerilogコードベースの多くは、他のシミュレータの言語実装のばらつきにより、Verilog-XLでのみ適切にシミュレーションできます。 |
| ベリタック | スガワラシステムズ | V2001 | 低コストでWindowsベースのみです。内蔵の波形ビューアと高速実行を誇ります。 |
| ザイリンクスシミュレータ（XSIM） | ザイリンクス | VHDL-1993、-2002 (サブセット)、-2008 (サブセット)、[2] V2001、V2005、SV2009、SV2012、SV2017 | ザイリンクスシミュレータ（XSIM）は、Vivadoデザインスイートの一部として提供されます。Verilog、SystemVerilog、VHDL、SystemC言語の混合言語シミュレーションをサポートするコンパイル言語シミュレータです。ステップ実行コード、ブレークポイント、クロスプローブ、値プローブ、コールスタック、ローカル変数ウィンドウなどの標準的なデバッグツールをサポートしています。ザイリンクスシミュレータの波形ビューアは、仮想バス、信号グループ化、アナログビュー、プロトコル表示機能をサポートしています。また、高度な検証のためにUVM 1.2と機能カバレッジもサポートしています。TCLスクリプトによるGUIとバッチモードの両方をサポートし、暗号化されたIPのシミュレーションも可能です。ザイリンクスシミュレータは、C/C++モデルをザイリンクスシミュレータに接続するために、SystemVerilogダイレクトプログラミングインターフェイス（DPI）とザイリンクスシミュレータインターフェイス（XSI）をサポートしています。 |
| Z01X | WinterLogic（2016年にSynopsysが買収） | V2001、SV2005 | 故障シミュレータとして開発されましたが、論理シミュレータとしても使用できます。 |
