マイクロプロセッサの年表

マイクロプロセッサのタイムライン

小型化の進展と半導体製造プロセスノードのサイズといくつかの微小物体および可視光波長の比較

1970年代

マイクロプロセッサと呼べる最初のチップは、1960年代後半から1970年代初頭にかけて設計・製造されました。その中には、グラマンF-14 CADCに使用されたMP944も含まれています。^[1] 1971年に発売されたインテルの4004は、最初の商用マイクロプロセッサとして広く知られています。^[2]

1970年代初頭、設計者は主にMOSFETトランジスタをpMOSロジックに使用し、 1970年代半ば以降はnMOSロジックに切り替えました。デプレッションモードnMOSの利点は、単一電圧（通常+5V）で動作できることです。これにより電源要件が簡素化され、様々な+5Vトランジスタ・トランジスタ・ロジック（TTL）デバイスとのインターフェースが容易になりました。nMOSの欠点は、下層のシリコン材料に含まれるわずかな不純物によって発生する電子ノイズの影響を受けやすいことです。これらの不純物、特にナトリウムは、必要なレベルまで除去されるまで1970年代半ばまで待たなければなりませんでした。1975年頃、nMOSは急速に市場を席巻しました。^[3]

これは、新しい半導体マスキングシステム、特にパーキンエルマー社のマイクラインシステムの導入と呼応するものでした。マイクラインはシリコンウエハーに直接触れることなくマスクの像を投影するため、マスクが表面から剥がれてフォトレジストも剥がれ、ウエハー上のその部分のチップが破損するという従来の問題が解消されました。^[4]欠陥チップの数が約70%から10%に減少したことで、初期のマイクロプロセッサのような複雑な設計のコストも同程度低下しました。コンタクトアライナーをベースとしたシステムは単体で約300ドルかかりますが、これらの改良点を活用するために特別に設計されたMOS 6502はわずか25ドルでした。^[5]

この時期には、さまざまなワード長の実験も盛んに行われた。当初は、 Intel 4004 などの4 ビットプロセッサが一般的だったが、これは単に、当時の小さなウェハーでは、特に大多数が不良品になる場合には、より広いワード長をコスト効率よく実現できなかったためである。歩留まりが向上し、ウェハー サイズが大きくなり、機能サイズが縮小し続けると、Intel 8080や 6502などのより複雑な8 ビット設計が登場した。16ビットプロセッサも早くから登場したが高価であった。10 年後には、Zilog Z8000などの低コストの 16 ビット設計が一般的になり始めた。12ビットや 20ビットなどの珍しいワード長のものも生産され、これらは以前ミニコンピュータのマルチチップ形式で実装されていた設計と一致することが多かった。ミニコンピュータが32 ビット形式に移行すると、これらは 10 年後にはほぼ姿を消した。

日付	名前	開発者	最大クロック （最初のバージョン）	ワードサイズ （ビット）	プロセス	チップス[6]	トランジスタ	MOSFET	参照
1970	AL1	4相システム	1MHz	8ビットスライス[a]	10μm	1 [b]	4,000	MOS	[9] [10]
1970	TMS1802NC [c]	テキサス・インスツルメンツ	400kHz	4	10μm	1	約5,000	pMOS	[11] [12] [13] [14]
1971	4004	インテル	740kHz	4	10μm	1	2,250	pMOS	[6]
1972	PPS-25	フェアチャイルド	400kHz	4		2		pMOS	[15] [d]
1972	μPD700	NEC		4		1			[16]
1972	8008	インテル	500kHz	8	10μm	1	3,500	pMOS
1972	PPS-4	ロックウェル	200kHz	4		1		pMOS	[17] [18]
1973	IMP-16	全国	715 kHz	16 [e]		5		pMOS	[19] [6] [20]
1973	μCOM-4	NEC	2MHz	4	7.5μm​	1	2,500	NMOS	[21] [22] [16] [6]
1973	TLCS-12	東芝	1MHz	12	6μm	1	2,800個のシリコンゲート	pMOS	[23] [24] [6]
1973	ミニD	バロウズ	1MHz	8		1		pMOS	[25]
1974	IMP-8	全国	715 kHz	8		3		pMOS	[23]
1974	8080	インテル	2MHz	8	6μm	1	6,000	NMOS
1974	μCOM-8	NEC	2MHz	8		1		NMOS	[16] [6]
1974	5065	モステク	1.4 MHz	8		1		pMOS	[26]
1974	μCOM-16	NEC	2MHz	16		2		NMOS	[16] [6]
1974	IMP-4	全国	500kHz	4		3		pMOS	[23]
1974	4040	インテル	740kHz	4	10μm	1	3,000	pMOS
1974	6800	モトローラ	1MHz	8	-	1	4,100	NMOS	[23]
1974	TMS 1000	テキサス・インスツルメンツ	400kHz	4	8μm	1	8,000	pMOS、nMOS、cMOS
1974	IPC-16A ペース	全国	1.33 MHz	16		1		pMOS	[27] [28]
1974	ISP-8A/500（SC/MP）	全国	1MHz	8		1		pMOS
1975	6100	インターシル	4MHz	12	-	1	4,000	CMOS	[29] [30]
1975	TLCS-12A	東芝	1.2 MHz	12	-	1		pMOS	[6]
1975	2650	シグネティクス	1.2 MHz	8		1		NMOS	[23]
1975	PPS-8	ロックウェル	256kHz	8		1		pMOS	[23]
1975	F-8	フェアチャイルド	2MHz	8		1		NMOS	[23]
1975	CDP 1801	RCA	2MHz	8	5μm	2	5,000	CMOS	[31] [32]
1975	6502	MOSテクノロジー	1MHz	8	-	1	3,510	NMOS（ダイナミック）
1975	PFL-16A（MN1610）	パナファコム	2MHz	16	-	1		NMOS	[6]
1975	BPC	ヒューレット・パッカード	10MHz	16	-	1	6,000（+ ROM）	NMOS	[33] [34]
1975	MCP-1600	ウエスタンデジタル	3.3 MHz	16 [女]	-	3 [グラム]		NMOS	[35]
1975	CP1600	一般機器	3.3 MHz	16		1		NMOS	[27] [36] [37] [6]
1976	CDP 1802	RCA	6.4 MHz	8		1		CMOS	[38] [39]
1976	Z80	ジログ	2.5MHz	8	4μm	1	8,500	NMOS
1976	TMS9900	テキサス・インスツルメンツ	3.3 MHz	16	-	1	8,000	nMOS
1976	8x300	シグネティクス	8MHz	8		1		バイポーラ	[40] [41]
1977	ベルマック8（WE212）	ベル研究所	2.0 MHz	8	5μm	1	7,000	CMOS
1977	8085	インテル	3.0 MHz	8	3μm	1	6,500	nMOS
1977	MC14500B	モトローラ	1.0 MHz	1		1		CMOS
1978	6809	モトローラ	1MHz	8	5μm	1	9,000	NMOS
1978	8086	インテル	5MHz	16	3μm	1	29,000	nMOS
1978	6801	モトローラ	-	8	5μm	1	3万5000	nMOS
1979	Z8000	ジログ	-	16	-	1	17,500	nMOS
1979	8088	インテル	5MHz	8/16 [時間]	3μm	1	29,000	NMOS（HMOS）
1979	68000	モトローラ	8MHz	16/32 [ i ]	3.5μm	1	6万8000	NMOS（HMOS）	[42]

1. AL1チップは、レジスタを備えた8ビットスライスの算術論理ユニットです。Four-Phase社はAL1を単体で販売するのではなく、この8ビットAL1チップ3個を組み合わせたシステムの一部として販売し、24ビットワードサイズのマルチチップCPUを実現しました。
2. 1995年の法廷デモでは、AL1をROM、RAM、I/Oと組み合わせて、AL1単体をマイクロプロセッサとみなせると主張した。^[7]しかし、外部のマイクロコードコントローラを必要とするため、別の見解では反対されている。^[8]
3. TMS1802NCはTMS0102の正式名称です。TMS0102はすべてのプログラムROMを内蔵しているため、マイクロコントローラに分類されます。外部コードを実行することはできず、プログラミングは製造時に行われます。外部コードを実行できるデバイスには、マイクロプロセッサという用語が用いられることもあります。
4. Ogdin 1975 によれば、フェアチャイルド PPS-25 は 1971 年第 2 四半期に最初に納品され、Intel 4004 は 1971 年第 4 四半期に納品されました。
5. 16ビットレジスタとALUは、4つの同一の4ビットスライスチップを組み合わせることで実装されました。ナショナルセミコンダクター社のPACEは、このアーキテクチャを世界初のシングルチップ16ビットマイクロプロセッサとして再実装しました。
6. 内部的には 8 ビット プロセッサですが、16 ビット CPU をエミュレートするようにマイクロプログラムされています。
7. その後のマイクロプロセッサはこのチップセットをベースにしました。 1975年のLSI-11は4チップ、 1976年のWD16は5チップ、 1979年のPascal MicroEngineは5チップを採用しました。
8. Intel 8088 は8 ビットの外部データ バスを備えていましたが、内部では16 ビットのアーキテクチャを使用していました。
9. Motorola 68000 には 16 ビットの外部データ バスがありましたが、内部では32 ビットのレジスタが使用されていました。

1980年代

ムーアの法則が業界をより複雑なチップ設計へと導き続けたため、1970年代の8ビット設計から16ビット設計への広範な移行は期待されていたものの、実現には至りませんでした。その代わりに、モトローラ68000やナショナルセミコンダクターNS32000といった、はるかに高い性能を提供する新しい32ビット設計が登場しました。16ビットシステムが広く採用されたのはIBM PCのみで、1979年にIntel 8088が採用されましたが、これは新しい設計が成熟する前のことでした。

もう一つの変化は、複雑なCPUを構築する主な手法としてCMOSゲートへの移行でした。CMOSは1970年代初頭から利用可能であり、 RCAは1975年にCMOSを使用したCOSMACプロセッサを発表しました。^[43]以前のシステムでは各「ゲート」のベースとして単一のトランジスタを使用していましたが、CMOSは両面設計を採用していたため、実質的に製造コストが2倍になりました。その利点は、ロジックがシリコン基板と比較したトランジスタの電圧ではなく、両面間の電圧差に基づいていることで、これははるかに低い電力レベルで検出可能でした。 ^[要出典]プロセッサの複雑さが増すにつれて、消費電力が大きな懸念事項となり、チップは過熱しやすくなりました。CMOSはこの問題を大幅に軽減し、急速に市場を席巻しました。^[44]これは、米国企業がnMOSに固執する一方で、日本企業がCMOSを採用したことが後押しとなり、1980年代に日本の産業界に大きな進歩をもたらしました。^[45]

半導体製造技術は時代を超えて進歩を続けました。「現代のIC産業を創造した」とされるマイクラインは、1980年代初頭には時代遅れとなりました。マイクラインは、高倍率と極めて強力な光源を備えた新型ステッパーに置き換えられ、大きなマスクをウェハ上にさらに小さなサイズで転写できるようになりました。この技術により、業界は従来の1ミクロンの限界を突破することができました。

70年代前半の主な家庭用コンピュータでは、主に1970年代に開発されたプロセッサが使用されていました。1975年に最初にリリースされた6502のバージョンは、コモドール64、Apple II、BBC Micro、Atari 8ビットコンピュータで動作しました。8ビットのZilog Z80 (1976) は、ZX Spectrum、MSXシステムなど、多くのシステムの中核となっています。1981年に発売された8086ベースのIBM PCは16ビットへの移行を開始しましたが、すぐに68000ベースの16/32ビットMacintosh、そしてAtari STとAmigaに追い抜かれました。IBM PC互換機は1985年後半のIntel 80386の導入により32ビットに移行しましたが、当時386ベースのシステムは非常に高価でした。

マイクロプロセッサは、ワード長の増大に加え、以前はオプションの外付け部品であった機能ユニットの追加も開始しました。1980年代半ばには、メモリ管理ユニット（MMU）が一般的になり、Intel 80286やMotorola 68030などの設計で初めて搭載されました。1980年代末には、浮動小数点ユニット（FPU）が追加され、1989年のIntel 486で初めて搭載され、翌年にはMotorola 68040に続きました。

1980 年代に始まったもう 1 つの変化は、縮小命令セット コンピュータ(RISC)の出現による全体的な設計哲学に関わるものでした。この概念は 1970 年代に IBM によって初めて開発されましたが、同社は主に大型メインフレームシステムの売上を食い合うことを恐れて、それに基づく強力なシステムを導入しませんでした。市場への導入は、 MIPS Technologies、SPARC、ARMなどの小規模企業によって主導されました。これらの企業は、 Intel や Motorola のようなハイエンドの製造にアクセスできませんでしたが、複雑さはほんのわずかで、それらの企業と非常に競争力のあるチップを導入することができました。 80 年代の終わりまでには、すべての主要ベンダーがIBM POWER、Intel i860、Motorola 88000などの独自の RISC 設計を導入していました。

日付	名前	開発者	マックスクロック （最初のバージョン）	ワードサイズ （ビット）	プロセス	トランジスタ
1980	16032	ナショナルセミコンダクター	-	16/32	-	6万
1980	ベルマック-32/WE 32000	ベル研究所		32		15万
1981	6120	ハリスコーポレーション	10MHz	12	-	20,000 ( CMOS ) [46]
1981	ロンプ	IBM	10MHz	32	2μm	4万5000
1981	T-11	12月	2.5MHz	16	5μm	17,000 ( NMOS )
1982	RISC-I [47]	カリフォルニア大学バークレー校	1MHz	-	5μm	44,420 ( NMOS )
1982	集中	ヒューレット・パッカード	18MHz	32	1.5μm	45万
1982	80186	インテル	6MHz	16	-	55,000
1982	80188	インテル	8MHz	8月16日	-	55,000
1982	80286	インテル	6MHz	16	1.5μm	134,000
1983	RISC-II	カリフォルニア大学バークレー校	3MHz	-	3μm	40,760 ( NMOS )
1983	ミップス[48]	スタンフォード大学	2MHz	32	3μm	2万5000
1983	65816	ウエスタンデザインセンター	-	16	-	-
1984	68020	モトローラ	16MHz	32	2μm	19万
1984	NS32032	ナショナルセミコンダクター	-	32	-	7万
1984	V20	NEC	5MHz	8月16日	-	63,000
1985	80386	インテル	12MHz	32	1.5μm	27万5000
1985	マイクロバックス II 78032	12月	5MHz	32	3.0μm	12万5000
1985	R2000	ミップス	8MHz	32	2μm	11万5000
1985年[49]	ノヴィックス NC4016	ハリスコーポレーション	8MHz	16	3μm [50]	16,000 [51]
1986	Z80000	ジログ	-	32	-	91,000
1986	SPARC MB86900	富士通[52] [53] [54]	15MHz	32	0.8μm	80万
1986	V60 [55]	NEC	16MHz	16/32	1.5μm	37万5000
1987	80C186	インテル	10MHz	16	-	56,000 ( CMOS )
1987	CVAX 78034	12月	12.5MHz	32	2.0μm	134,000
1987	ARM2	どんぐり	8MHz	32	2μm	2万5000 [56]
1987	Gmicro/200 [57]	日立	-	-	1μm	73万
1987	68030	モトローラ	16MHz	32	1.3μm	27万3000
1987	V70 [55]	NEC	20MHz	16/32	1.5μm	385,000
1988	R3000	ミップス	25MHz	32	1.2μm	12万
1988	80386SX	インテル	12MHz	16/32	-	-
1988	1960年	インテル	10MHz	33/32	1.5μm	25万
1989	i960CA [58]	インテル	16～33 MHz	33/32	0.8μm	60万
1989	VAX DC520「リゲル」	12月	35MHz	32	1.5μm	32万
1989	80486	インテル	25MHz	32	1μm	1,180,000
1989	i860	インテル	25MHz	32	1μm	1,000,000

1990年代

1990 年代には、 32 ビットマイクロプロセッサが消費者市場を席巻しました。プロセッサのクロック速度は 1990 年から 1999 年の間に 10 倍以上に増加し、10 年後半には64 ビットプロセッサが登場し始めました。1990 年代には、マイクロプロセッサはプロセッサとRAMに同じクロック速度を使用しなくなりました。プロセッサは、RAM やその他のコンポーネントとの通信に使用されるフロントサイド バス(FSB) クロック速度を持つようになりました。通常、プロセッサ自体は FSB クロック速度の倍数のクロック速度で動作しました。たとえば、Intel の Pentium III の内部クロック速度は 450～600 MHz、FSB 速度は 100～133 MHz でした。ここではプロセッサの内部クロック速度のみを示しています。

日付	名前	開発者	クロック	ワードサイズ （ビット）	プロセス	トランジスタ （百万個）	スレッド
1990	68040	モトローラ	40MHz	32	-	1.2
1990	パワー1	IBM	20～30MHz	32	1,000 nm	6.9
1991	R4000	MIPSコンピュータシステム	100MHz	64	800 nm	1.35
1991	NVAX	12月	62.5～90.91MHz	32	750 nm	1.3
1991	RSC	IBM	33MHz	32	800 nm	1.0 [59]
1992	SH-1	日立	20MHz [60]	32	800 nm	0.6 [61]
1992	アルファ 21064	12月	100～200MHz	64	750 nm	1.68
1992	マイクロSPARC I	太陽	40～50MHz	32	800 nm	0.8
1992	PA-7100	ヒューレット・パッカード	100MHz	32	800 nm	0.85 [62]
1992	486SLC	サイリックス	40MHz	16
1993	HARP-1	日立	120MHz	-	500 nm	2.8 [63]
1993	パワーPC601	IBM、モトローラ	50～80MHz	32	600 nm	2.8
1993	ペンティアム	インテル	60～66MHz	32	800 nm	3.1
1993	パワー2	IBM	55～71.5MHz	32	720 nm	23
1994	マイクロSPARC II	富士通	60～125MHz	-	500 nm	2.3
1994	S/390 G1	IBM	-	32	-
1994	68060	モトローラ	50MHz	32	600 nm	2.5
1994	アルファ 21064A	12月	200～300MHz	64	500 nm	2.85
1994	R4600	QED	100～125MHz	64	650 nm	2.2
1994	R8000	MTI	75～90MHz	64	700 nm	3.43
1994	PA-7200	ヒューレット・パッカード	125MHz	32	550 nm	1.26
1994	パワーPC603	IBM、モトローラ	60～120MHz	32	500 nm	1.6
1994	パワーPC604	IBM、モトローラ	100～180MHz	32	500 nm	3.6
1994	PA-7100LC	ヒューレット・パッカード	100MHz	32	750 nm	0.90
1995	アルファ 21164	12月	266～333MHz	64	500 nm	9.3
1995	S/390 G2	IBM	-	32	-
1995	ウルトラSPARC	太陽	143～167MHz	64	470 nm	5.2
1995	SPARC64	HALコンピュータシステム	101～118MHz	64	400 nm	-
1995	ペンティアムプロ	インテル	150～200MHz	32	350 nm	5.5
1996	アルファ 21164A	12月	400～500MHz	64	350 nm	9.7
1995	S/390 G3	IBM	-	32	-
1996	K5	AMD	75～100MHz	32	500 nm	4.3
1996	10000ランド	MTI	150～250MHz	64	350 nm	6.7
1996	5000ランド	QED	180～250MHz	-	350 nm	3.7
1996	SPARC64 II	HALコンピュータシステム	141～161MHz	64	350 nm	-
1996	PA-8000	ヒューレット・パッカード	160～180MHz	64	500 nm	3.8
1996	POWER2 スーパーチップ (P2SC)	IBM	150MHz	32	290 nm	15
1997	SH-4	日立	200MHz	-	200 nm [64]	10 [65]
1997	RS64	IBM	125MHz	64	? nm	?
1997	ペンティアムII	インテル	233～300MHz	32	350 nm	7.5
1997	パワーPC620	IBM、モトローラ	120～150MHz	64	350 nm	6.9
1997	UltraSPARC II	太陽	250～400MHz	64	350 nm	5.4
1997	S/390 G4	IBM	370MHz	32	500 nm	7.8
1997	パワーPC750	IBM、モトローラ	233～366MHz	32	260 nm	6.35
1997	K6	AMD	166～233MHz	32	350 nm	8.8
1998	RS64-II	IBM	262MHz	64	350 nm	12.5
1998	アルファ 21264	12月	450～600MHz	64	350 nm	15.2
1998	ミップス R12000	SGI	270～400MHz	64	250～180 nm	6.9
1998	RM7000	QED	250～300MHz	-	250 nm	18
1998	SPARC64III	HALコンピュータシステム	250～330MHz	64	240 nm	17.6
1998	S/390 G5	IBM	500MHz	32	250 nm	25
1998	PA-8500	ヒューレット・パッカード	300～440MHz	64	250 nm	140
1998	パワー3	IBM	200MHz	64	250 nm	15
1999	S/390 G6	IBM	550～637MHz	32	-
1999	感情エンジン	ソニー、東芝	294～300MHz	-	180～65 nm [66]	13.5 [67]
1999	ペンティアムIII	インテル	450～600MHz	32	250 nm	9.5
1999	RS64-III	IBM	450MHz	64	220 nm	34	2
1999	パワーPC7400	モトローラ	350～500MHz	32	200～130 nm	10.5
1999	アスロン	AMD	500～1000MHz	32	250 nm	22

2000年代

2000年代には64ビットプロセッサが主流となった。マイクロプロセッサのクロック速度は、放熱の問題で頭打ちになった^[要出典]。メーカーは、高価で非実用的な冷却システムを実装する代わりに、マルチコアプロセッサという形で並列コンピューティングに目を向けた。オーバークロックは1990年代に始まったが、2000年代に本格的に普及した。オーバークロックされたプロセッサ用に設計された市販の冷却システムが一般的になり、ゲーミングPCも登場した。この10年間でトランジスタ数は約1桁増加したが、これは前の数十年からの傾向が続いている。プロセスサイズは180nmから45nmへと約4分の1に縮小した。

日付	名前	開発者	クロック	プロセス	トランジスタ （百万個）	ダイあたりのコア数/ モジュールあたりのダイ数
2000	アスロンXP	AMD	1.33～1.73GHz	180 nm	37.5	1 / 1
2000	デュロン	AMD	550MHz～1.3GHz	180 nm	25	1 / 1
2000	RS64-IV	IBM	600～750MHz	180 nm	44	1/2
2000	ペンティアム4	インテル	1.3～2GHz	180～130 nm	42	1 / 1
2000	SPARC64 IV	富士通	450～810MHz	130 nm	-	1 / 1
2000	z900	IBM	918MHz	180 nm	47	1 / 12、20
2001	ミップス R14000	SGI	500～600MHz	130 nm	7.2	1 / 1
2001	パワー4	IBM	1.1～1.4GHz	180～130 nm	174	2 / 1、4
2001	ウルトラSPARC III	太陽	750～1200MHz	130 nm	29	1 / 1
2001	イタニウム	インテル	733～800MHz	180 nm	25	1 / 1
2001	パワーPC7450	モトローラ	733～800MHz	180～130 nm	33	1 / 1
2002	SPARC64V	富士通	1.1～1.35GHz	130 nm	190	1 / 1
2002	Itanium 2	インテル	0.9～1GHz	180 nm	410	1 / 1
2003	パワーPC970	IBM	1.6～2.0GHz	130～90 nm	52	1 / 1
2003	ペンティアムM	インテル	0.9～1.7GHz	130～90 nm	77	1 / 1
2003	オプテロン	AMD	1.4～2.4GHz	130 nm	106	1 / 1
2004	パワー5	IBM	1.65～1.9GHz	130～90 nm	276	2 / 1、2、4
2004	パワーPC BGL	IBM	700MHz	130 nm	95	2 / 1
2005	IBM z9	IBM
2005	オプテロン「アテネ」	AMD	1.6～3.0GHz	90 nm	114	1 / 1
2005	ペンティアムD	インテル	2.8～3.2GHz	90 nm	115	1/2
2005	アスロン 64 X2	AMD	2～2.4GHz	90 nm	243	2 / 1
2005	パワーPC 970MP	IBM	1.2～2.5GHz	90 nm	183	2 / 1
2005	ウルトラSPARC IV	太陽	1.05～1.35GHz	130 nm	66	2 / 1
2005	ウルトラSPARC T1	太陽	1～1.4GHz	90 nm	300	8 / 1
2005	キセノン	IBM	3.2GHz	90～45 nm	165	3 / 1
2006	コアデュオ	インテル	1.1～2.33GHz	90～65 nm	151	2 / 1
2006	コア2	インテル	1.06～2.67GHz	65～45 nm	291	2 / 1、2
2006	セル/BE	IBM、ソニー、東芝	3.2～4​​.6GHz	90～45 nm	241	1+8 / 1
2006	Itanium「モンテシート」	インテル	1.4～1.6GHz	90 nm	1720	2 / 1
2007	パワー6	IBM	3.5～4.7GHz	65 nm	790	2 / 1
2007	SPARC64 VI	富士通	2.15～2.4GHz	90 nm	543	2 / 1
2007	ウルトラSPARC T2	太陽	1～1.4GHz	65 nm	503	8 / 1
2007	タイル64	ティレラ	600～900MHz	90～45 nm	?	64 / 1
2007	オプテロン「バルセロナ」	AMD	1.8～3.2GHz	65 nm	463	4 / 1
2007	パワーPC BGP	IBM	850MHz	90 nm	208	4 / 1
2008	天才	AMD	1.8～2.6GHz	65 nm	450	2、3、4 / 1
2008	z10	IBM	4.4GHz	65 nm	993	4/7
2008	パワーXセル8i	IBM	2.8～4.0GHz	65 nm	250	1+8 / 1
2008	SPARC64 VII	富士通	2.4～2.88GHz	65 nm	600	4 / 1
2008	原子	インテル	0.8～1.6GHz	65～45 nm	47	1 / 1
2008	コアi7	インテル	2.66～3.2GHz	45～32 nm	730	2、4、6 / 1
2008	タイルプロ64	ティレラ	600～866MHz	90～45 nm	?	64 / 1
2008	オプテロン「上海」	AMD	2.3～2.9GHz	45 nm	751	4 / 1
2009	フェノムII	AMD	2.5～3.2GHz	45 nm	758	2、3、4、6 / 1
2009	オプテロン「イスタンブール」	AMD	2.2～2.8GHz	45 nm	904	6 / 1

2010年代

新たなトレンドとして、複数のチップレットで構成されるマルチチップモジュールが登場しました。これは、複数のモノリシックチップを単一のパッケージに収めたものです。これにより、より小型で製造が容易な複数のチップを統合し、より高度な集積化が可能になります。

日付	名前	開発者	クロック	プロセス	トランジスタ （百万個）	ダイあたりのコア数/ モジュールあたりのダイ数	コアあたりのスレッド数
2010	パワー7	IBM	3～4.14GHz	45 nm	1200	4、6、8 / 1、4	4
2010	Itanium「Tukwila」	インテル	2GHz	65 nm	2000	2、4 / 1	2
2010	Opteron「マニクール」	AMD	1.7～2.4GHz	45 nm	1810	4、6 / 2	1
2010	Xeon「Nehalem-EX」	インテル	1.73～2.66GHz	45 nm	2300	4、6、8 / 1	2
2010	z196	IBM	3.8～5.2GHz	45 nm	1400	4 / 1、6	1
2010	SPARC T3	太陽	1.6GHz	45 nm	2000	16 / 1	8
2010	SPARC64 VII+	富士通	2.66～3.0GHz	45 nm	?	4 / 1	2
2010	インテル「ウェストミア」	インテル	1.86～3.33GHz	32 nm	1170	4～6 / 1	2
2011	インテル「サンディブリッジ」	インテル	1.6～3.4GHz	32 nm	995 [68]	2、4 / 1	（1、）2
2011	AMD ラノ	AMD	1.0～1.6GHz	40 nm	380 [69]	1、2 / 1	1
2011	Xeon E7	インテル	1.73～2.67GHz	32 nm	2600	4、6、8、10 / 1	1～2
2011	パワーISA BGQ	IBM	1.6GHz	45 nm	1470	18 / 1	4
2011	SPARC64 VIIIfx	富士通	2.0GHz	45 nm	760	8 / 1	2
2011	FX「ブルドーザー」インテルラゴス	AMD	3.1～3.6GHz	32 nm	1200 [70]	4～8 / 2	1
2011	SPARC T4	オラクル	2.8～3GHz	40 nm	855	8 / 1	8
2012	SPARC64 IXfx	富士通	1.848GHz	40 nm	1870	16 / 1	2
2012	zEC12	IBM	5.5GHz帯	32 nm	2750	6/6	1
2012	パワー7+	IBM	3.1～5.3GHz	32 nm	2100	8 / 1、2	4
2012	Itanium「Poulson」	インテル	1.73～2.53GHz	32 nm	3100	8 / 1	2
2013	インテル「Haswell」	インテル	1.9～4.4GHz	22 nm	1400	4 / 1	2
2013	SPARC64X	富士通	2.8～3GHz	28 nm	2950	16 / 1	2
2013	SPARC T5	オラクル	3.6GHz	28 nm	1500	16 / 1	8
2014	パワー8	IBM	2.5～5GHz	22 nm	4200	6、12 / 1、2	8
2014	インテル「ブロードウェル」	インテル	1.8～4GHz	14 nm	1900	2、4、6、8、12、16 / 1、2、4	2
2015	z13	IBM	5GHz帯	22 nm	3990	8 / 1	2
2015	A8-7670K	AMD	3.6GHz	28 nm	2410	4 / 1	1
2016	RISC-V E31 [71]	サイファイブ	320MHz	28 nm	?	1	1
2017	禅	AMD	3.2～4​​.1GHz	14 nm	4800	8、16 / 1、2、4	2
2017	z14	IBM	5.2GHz帯	14 nm	6100	10 / 1	2
2017	パワー9	IBM	4GHz帯	14 nm	8000	12、24 / 1	4、8
2017	SPARC M8 [72]	オラクル	5GHz帯	20 nm	約10,000 [73]	32	8
2017	RISC-V U54-MC [74]	サイファイブ	1.5GHz	28 nm	250	4	1
2018	インテル「キャノンレイク」	インテル	2.2～3.2GHz	10 nm	?	2 / 1	2
2018	禅+	AMD	2.8～3.7GHz	12 nm	4800	2、4、6、8 / 1、2、4	1、2
2018	RISC-V U74-MC [75]	サイファイブ	1.5GHz	?	?	4	1
2019	禅2	AMD	2～4.7GHz	7nm、12nm	3900	4、6、8 / 1、2、4、6、8	2
2019	z15	IBM	5.2GHz帯	14 nm	9200	12 / 1	2

2020年代

日付	名前	開発者	クロック	プロセス	トランジスタ （百万個）	ダイあたりのコア数/ モジュールあたりのダイ数	コアあたりのスレッド数
2020	禅3	AMD	3.4～4.9GHz	7nm、12nm	6240–35290	4、6、8 / 1、2、4、8	2
2020	M1シリーズ	りんご	3.2GHz	5 nm	16000～144000	4～8P、2～4E / 1、2	1
2021	アルダー湖	インテル	0.7～5.3GHz	7 nm	?	0～8P、2～8E	1～2
2021	パワー10	IBM	4GHz帯	7 nm	18000	15	8
2022	IBM テルム	IBM	5GHz以上	7 nm	22000	8	2
2022	M2シリーズ	りんご	3.49/2.42GHz	5 nm (N5P)	20000～134000	4～8P、4E / 1、2	1
2022	禅4	AMD	2.0～5.7GHz	5nm、7nm	6570	4、6、8 / 1、2、4、8、12	2
2023	ゼン4C	AMD	2.0～3.1GHz	5 nm	8200	4、6、8、12、14、16 / 1、2、4、8	1、2
2023	M3シリーズ	りんご	4.05/2.75GHz	3 nm	25000～92000	4～12P、4～6E	1
2023	流星湖	インテル	0.7～5.0GHz	5nm、7nm	?	2～6P、4～8E、2LP-E	1～2
2024	オリオン	クアルコム	4.3GHz	4 nm	?	12	1
2024	M4シリーズ	りんご	4.4GHz	3 nm	28000	2～12P、4～6E	1
2024	アロー湖	インテル	0.7～5.7GHz	3nm、5nm	?	2～8P、4～16E、2LP-E	1～2
2024	禅5	AMD	2.0～5.7GHz	5 nm	8315-20030	6、8、16 / 2、3	2
2024	IBM テルム II	IBM	5.5GHz帯	5 nm	43000	8	2
2025	パワー11	IBM	4.4GHz	7 nm	30000	16	8
2025	M5シリーズ	りんご	0.9～4.6GHz	3 nm	?	3～4P、4～6E	1

参照

• エレクトロニクスポータル

• ムーアの法則
• チップあたりのトランジスタ数、年表
• 1秒あたりの命令数のタイムライン – アーキテクチャチップのパフォーマンス年表
• ティック・トック・モデルとその後継モデル:
  • プロセス・アーキテクチャ・最適化モデル

参考文献と注釈

参考文献

1. Laws, David (2018年9月20日). 「マイクロプロセッサを発明したのは誰か?」コンピュータ歴史博物館. 2024年1月19日閲覧。
2. 「Intel 4004の物語」Intel。
3. 「NMOSとPMOS」。
4. 「Perkin Elmer - Micralign プロジェクションマスクアライメントシステム」。
5. 「MOS 6502と世界最高のレイアウト担当者」swtch.com、2011年1月3日。 2014年8月9日閲覧。
6. ベルツァー, ジャック; ホルツマン, アルバート G.; ケント, アレン (1978). コンピュータサイエンスとテクノロジー百科事典: 第10巻 線形・行列代数から微生物まで: コンピュータ支援による同定. CRC Press . p. 402. ISBN 9780824722609。
7. Lee Boysel (1995年4月3日). 「法廷デモンストレーションシステム 1969 AL1マイクロプロセッサ」(PDF) .コンピュータ歴史博物館. 2010年6月11日閲覧。
8. Shirriff, Ken (2015). 「Texas Instruments TMX 1795：（ほぼ）最初の忘れられたマイクロプロセッサ」。2024年12月28日時点のオリジナルよりアーカイブ。 2024年12月29日閲覧。
9. 「マイクロプロセッサの起源に関する8年間の知られざる歴史」（PDF）。スライド13「4相 - ちゃんと動く！」。1970年秋、ラスベガスのFJCCでシステムが発表された。イースタン・カンファレンスからの最初の注文。スライド #13 には 1970 年の矢印があります。
10. 「Four-Phase Systems AL1プロセッサ – 8ビット by Lee Boysel | CPU Shack Museum」2014年8月16日。
11. 「Datamath Calculatorの物語」 。 2024年12月29日閲覧。
12. "IC_List". www.datamath.org . 2024年12月29日閲覧。
13. Woerner, Joerg (2001年2月26日). 「Texas Instruments: They invented the Microcontroller. Datamath Calculator Museum . 2016年3月22日閲覧。
14. Leibson, Steven (2022年11月21日). 「初期マイクロコントローラの歴史、第2部：Texas Instruments TMS1000」. EEJournal . 2024年12月25日時点のオリジナルよりアーカイブ。 2024年12月29日閲覧。
15. オグディン 1975, 57–59, 77ページ
16. 「1970年代：マイクロプロセッサの開発と進化」（PDF） .半導体歴史博物館. 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2020年9月16日閲覧。
17. オグディン 1975、72、77ページ
18. 「Rockwell PPS-4」。アンティークチップコレクターズページ。 2010年6月14日閲覧。
19. オグディン 1975、70、77ページ
20. 「National Semiconductor IMP-16」。アンティークチップコレクターズページ。2002年2月7日時点のオリジナルよりアーカイブ。2010年6月14日閲覧。
21. 森亮一;田島宏明;田島守彦;岡田義邦（1977年10月）。 「日本のマイクロプロセッサ」。ユーロマイクロのニュースレター。3 (4): 50–7 (51、表 2.2)。土井：10.1016/0303-1268(77)90111-0。
22. “NEC 751 (uCOM-4)”. The Antique Chip Collector's Page. 2011年5月25日時点のオリジナルよりアーカイブ。 2010年6月11日閲覧。
23. オグディン 1975、77ページ
24. 「1973年：12ビットエンジン制御マイクロプロセッサ（東芝）」（PDF）半導体歴史博物館. 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2020年9月16日閲覧。
25. オグディン 1975, 55, 77ページ
26. オグディン 1975、65、77ページ
27. David Russell (1978年2月). 「マイクロプロセッササーベイ」.マイクロプロセッサ. 2 (1): 13– 20, p. 18を参照. doi :10.1016/0308-5953(78)90071-5.
28. アレン・ケント、ジェームズ・G・ウィリアムズ編 (1990). 「コンピュータ化された保守管理の進化から乱数生成へ」マイクロコンピュータ百科事典第7巻. マルセル・デッカー. p. 336. ISBN 0-8247-2706-1。
29. Little, Jeff (2009-03-04). 「Intersil Intercept Jr」. ClassicCmp. 2014年10月3日時点のオリジナルよりアーカイブ。 2012年9月16日閲覧。
30. 「Intersil IM6100 CMOS 12 ビット マイクロプロセッサ ファミリ データブック」(PDF)。
31. 「RCA COSMAC 1801」。アンティークチップコレクターズページ。2013年9月3日時点のオリジナルよりアーカイブ。2010年6月14日閲覧。
32. 「CDP 1800 μP 市販開始」(PDF) . Microcomputer Digest . 2 (4): 1– 3. 1975年10月. 2023年11月13日閲覧。
33. 「ハイブリッドマイクロプロセッサ」 。 2008年6月15日閲覧。
34. 「HPがカスタム16ビットμCチップを設計」(PDF) . Microcomputer Digest . 2 (4): 8. 1975年10月. 2023年11月13日閲覧。
35. MCP-1600マイクロプロセッサ ユーザーズマニュアル(PDF) . Western Digital. 1975年. 2022年4月28日閲覧。
36. 「マイクロプロセッサ — 初期 1971–1974」。アンティークチップコレクターズページ。2013年6月4日時点のオリジナルよりアーカイブ。 2010年6月16日閲覧。
37. 「CP1600 16ビットシングルチップマイクロプロセッサ」（PDF）データシート。General Instrument社。1977年。 2011年5月26日時点のオリジナル（PDF）からアーカイブ。 2010年6月18日閲覧。
38. 「RCA COSMAC 1802」。アンティークチップコレクターズページ。2013年1月2日時点のオリジナルよりアーカイブ。2010年6月14日閲覧。
39. "CDP 1802" (PDF) . Microcomputer Digest . 2 (10): 1, 4. 1976年4月. 2023年11月13日閲覧。
40. Hans Hoffman; John Nemec (1977年4月). 「制御アプリケーション向け高速マイクロプロセッサ」. Euromicro Newsletter . 3 (3): 53– 59. doi :10.1016/0303-1268(77)90010-4.
41. 「マイクロプロセッサ — 爆発的成長 1975–1976」。アンティークチップコレクターズページ。2009年9月9日時点のオリジナルよりアーカイブ。2010年6月18日閲覧。
42. 「チップの殿堂：モトローラMC68000マイクロプロセッサ」IEEE Spectrum、米国電気電子学会（IEEE）2017年6月30日。 2019年6月19日閲覧。
43. Cass, Stephen (2018年7月2日). 「チップ殿堂：RCA CDP 1802」. IEEE Spectrum .
44. Kuhn, Kelin (2018). 「CMOSとCMOSの先へ：スケーリングの課題」. CMOSアプリケーション向け高移動度材料. Woodhead Publishing . p. 1. ISBN 9780081020623。
45. ギルダー、ジョージ (1990). 『ミクロコスモス：経済と技術における量子革命』サイモン＆シュスターpp. 144–5. ISBN 9780671705923。
46. Harris CMOSデジタルデータブック(PDF) pp. 4–3–21.
47. 「Berkeley Hardware Prototypes」 . 2008年6月15日閲覧。
48. Patterson, David A. (1985). 「縮小命令セットコンピュータ」. Communications of the ACM . 28 : 8–21 . doi : 10.1145/2465.214917 . S2CID  1493886.
49. 「Forthチップリスト」. UltraTechnology. 2010年.
50. クープマン、フィリップ・J. (1989). 「4.4 NOVIX NC4016のアーキテクチャ」. スタックコンピュータ：新しい波. E. ホーウッド. ISBN 0745804187。
51. Hand, Tom (1994). 「Harris RTX 2000マイクロコントローラ」(PDF) . Journal of Forth Application and Research . 6 (1). ISSN  0738-2022.
52. 「富士通、ARMをスーパーの領域へ」CPU Shack Museum 2016年6月21日2019年6月30日閲覧。
53. “Fujitsu SPARC”. cpu-collection.de . 2019年6月30日閲覧。
54. 「タイムライン」. SPARC International . 2019年6月30日閲覧。
55. 木村 誠・小本 雄一・矢野 雄一 (1988). 「V60/V70の実装とFRM機能」. IEEE Micro . 8 (2): 22– 36. doi :10.1109/40.527. S2CID  9507994.
56. C Green; P Gülzow; L Johnson; K Meinzer; J Miller (1999年3～4月). 「P3D搭載実験用IHU-2」. Amsat Journal . 22 (2).これらの原理を採用した最初のプロセッサARM-1は、1985年4月にVLSI社によって製造され、わずか25,000個のトランジスタを使用しながら、当時としては驚異的な性能を発揮した。
57. 稲吉 秀次, 川崎 郁夫, 西向 剛志, 坂村 憲一 (1988). 「Gmicro/200の実現」. IEEE Micro . 8 (2): 12– 21. doi :10.1109/40.526. S2CID  36938046.
58. 「Intel i960 Embedded Microprocessor」.国立高磁場研究所.フロリダ州立大学. 2003年3月3日. 2003年3月3日時点のオリジナルよりアーカイブ。 2019年6月29日閲覧。
59. Moore CR, Balser DM, Muhich JS, East RE (1992). 「IBM シングルチップ RISC プロセッサ (RSC)」(PDF) . 1991 IEEE 国際コンピュータ設計会議 VLSI in Computer & Processors の議事録. IEEE コンピュータ協会. pp.  200–4 . ISBN 0-8186-3110-4. 2013年10月4日にオリジナル（PDF）からアーカイブ。2008年11月15日閲覧。
60. 「組み込みDSP SuperHファミリーとその応用」(PDF) .日立評論. 47 (4).日立: 121–7 . 1998. S2CID 43356065. 2019年2月25日時点の オリジナル(PDF)からアーカイブ。 2019年7月5日閲覧。
61. 「ノマディック時代を牽引したSHマイクロプロセッサ」（PDF） .半導体歴史博物館. 2019年6月27日閲覧。
62. 「PA-RISCプロセッサ」 。 2008年5月11日閲覧。
63. 「HARP-1: 120MHzスーパースカラPA-RISCプロセッサ」(PDF) .日立. 2016年4月23日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。
64. 「エンターテインメントシステムと高性能プロセッサSH-4」（PDF） .日立評論. 48 (2).日立: 58–63 . 1999. S2CID 44852046. 2019年2月21日時点の オリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
65. 「セガドリームキャストを思い出す」Bit-Tech、2009年9月29日。 2019年6月18日閲覧。
66. 「PlayStation®の中核部分で使用されているEMOTION ENGINE®とグラフィックスシンセサイザーが1チップに」（PDF）ソニー、2003年4月21日。2019年6月26日閲覧。
67. ヘネシー, ジョン・L. ;パターソン, デイビッド・A. (2002年5月29日). コンピュータアーキテクチャ：定量的アプローチ（第3版）. モーガン・カウフマン. p. 491. ISBN 978-0-08-050252-6. 2013年4月9日閲覧。
68. Anand Lal Shimpi (2011年1月10日). 「Sandy Bridge Dieの詳細」. AnandTech. 2011年1月12日時点のオリジナルよりアーカイブ。
69. renethx (2011年11月10日). 「AMD Zacate — 次世代の優れたHTPCチップ？」AVS Forum . Cedar (HD 5450) と Zacate (E350) はTSMC 40 nmプロセスで製造されています。
70. 「AMD、ブルドーザーのトランジスタ数を20億ではなく12億に修正」AnandTech、2011年12月2日。2012年7月18日時点のオリジナルよりアーカイブ。
71. “SiFive - HiFive1”. 2016年11月30日時点のオリジナルよりアーカイブ。
72. 「Sparc M8プロセッサ」（PDF） . Oracleのメインウェブサイト. Oracle Corp. 2019年3月3日閲覧。
73. 「M8はOracle Sparcにとって最後の勝利か？」2017年9月18日。
74. “SiFive - HiFive1”. 2017年10月18日時点のオリジナルよりアーカイブ。
75. 「SiFiveが7シリーズRISC-Vコアを発表」2018年11月2日。

注記

• x86 プロセッサ情報については sandpile.org をご覧ください
• オグディン, ジェリー (1975年1月). 「マイクロプロセッサスコアカード」. Euromicro Newsletter . 1 (2): 43– 77. doi :10.1016/0303-1268(75)90008-5.

「https://en.wikipedia.org/w/index.php?title=マイクロプロセッサ年代学&oldid=1321254398」より取得