オープン検証ライブラリ
Open Verification Library （OVL）は、一般的なハードウェア記述言語（HDL）で記述されたデジタル回路記述用のプロパティチェッカーライブラリです。OVLは現在、 Accelleraによってメンテナンスされています。
アプリケーション
OVLは、回路の特定の特性を検査するモジュールまたはコンポーネントを、通常のモジュールまたはコンポーネントと並べて配置することで機能します。これらの特別なモジュールはチェッカーと呼ばれ、ポートを介して回路信号に接続されます。チェッカーの機能の一部は、チェッカーパラメータを調整することで変更できます。OVLチェッカーによって検証される典型的な特性には、以下のものがあります。
- 常に満たされるべき条件、
- 満たされるべき条件の順序、
- 決して起こるはずのない状態、
- 適切なデータ値（偶数、奇数、範囲内など）
- 適切な値の変更（例：指定された範囲内での増分または減分）
- 適切なデータエンコーディング（例：1つのホットまたは1つのコールド）
- イベントの適切なタイミング（指定されたクロックサイクル数内、またはトリガーイベントによって作成されたウィンドウ内）
- 有効なデータ転送プロトコル
- 一般的なビルディング ブロック (例: FIFO ) の有効な動作。
OVLチェッカーは、選択したパラメータに応じて、アサーションチェッカー、アサンプションチェッカー、またはカバレッジポイントチェッカーとして機能します。OVLが広く普及している主な理由は、新しい言語を必要とせずに、既存または新規の設計に高レベルの検証コンセプトを導入できる点です。例えば、Verilogツールを利用できる設計者は、OVLによるプロパティチェックを開始するために新しい言語を必要としません。
サポートされている言語
OVL の最初のバージョンではVerilogとVHDLがサポートされていましたが、最近のバージョンでは以下がサポートされています (アルファベット順)。
- PSL - Verilog フレーバー
- システムVerilog
- ベリログ
- VHDL
需要に応じて、さらに 2 つの言語のサポートが追加される可能性があります: PSL - VHDLフレーバーとSystemC。
外部リンク
- AccelleraページのOVLセクション[1]
