ペンティアムプロ

ペンティアムプロ
一般情報
発売1995年11月1日
（30年前） （1995年11月1日）
製造中止1998
販売元インテル
デザイン：インテル
共通メーカー
  • インテル
CPUIDコード0F619h
製品コード80521
パフォーマンス
最大CPU クロックレート150MHz～200MHz
FSB速度60 MT/秒から66 MT/秒
データ幅64ビット
アドレス幅36ビット
仮想アドレス幅32ビット
キャッシュ
L1キャッシュ16 KB (8 KB 命令 + 8 KB データ)
L2キャッシュ256 KB – 1 MB
アーキテクチャと分類
応用サーバー
ワークステーション
テクノロジーノード500 nm～350 nm
マイクロアーキテクチャP6
命令セットx86
物理的仕様
トランジスタ
  • 550万
コア
  • 1
ソケット
歴史
前任者ペンティアム
後継者Pentium II、Pentium II Xeon
サポート状況
サポートされていません

Pentium Proは、 Intelが開発・製造し、1995年11月1日に発表された最初の第6世代x86ベースのマイクロプロセッサです。[1] : D-2  P6マイクロアーキテクチャ（i686と呼ばれることもある）を実装しており、それを採用した最初のx86 Intel CPUでした。

Pentium Proは、当初、幅広いアプリケーションで初代Pentiumを置き換えることを目的としていました。その後、サーバーおよびハイエンドデスクトッププロセッサという、より限定された用途に縮小されました。Pentium Proはスーパーコンピュータにも使用されており、中でも特に有名なのはASCI Redです。ASCI Redは1996年に1テラフロップスを超えた最初のコンピュータであり、1997年から2000年までTOP500リストで1位を維持しました。ASCI Redは、各コンピューティングノードに2基のPentium Pro CPUを搭載していました。[2]

PentiumとPentium MMXはそれぞれ310万個と450万個のトランジスタを搭載していたが、Pentium Proは550万個のトランジスタを搭載していた。[3] : 12 デュアルプロセッサ構成とクアッドプロセッサ構成の両方に対応し、フォームファクタは比較的大きな長方形のSocket 8のみであった。Pentium Proの後継として、1998年にPentium II Xeonが発売された。

マイクロアーキテクチャ

Pentium Proのマイクロアーキテクチャのブロック図
PGAパッケージの 512 KB L2 キャッシュを備えた 200 MHz Pentium Pro
PPGAパッケージの 1 MB L2 キャッシュを備えた 200 MHz Pentium Pro
キャップ解除されたPentium Pro 256 KB

Pentium Proの主任設計者はスーパースケーラリティを専門とし、 Intel iAPX 432の主任エンジニアとしても働いていたフレッド・ポラックであった。[4]

まとめ

Pentium Pro には、Pentium のP5マイクロアーキテクチャとは異なる新しいマイクロアーキテクチャが組み込まれました。命令プールを使用する分離された 14 ステージのスーパーパイプライン アーキテクチャです。Pentium Pro ( P6 ) は、 NexGen Nx586やCyrix 6x86などの他の同時代のx86設計を反映した、多くの根本的なアーキテクチャ上の違いを実装しました。Pentium Pro のパイプラインには、 IA-32命令をバッファー付きのマイクロ操作シーケンスに動的に変換する追加のデコード ステージがあり、その後、分析、並べ替え、名前変更を行って、一度に複数の実行ユニットに発行される可能性のある並列化可能な操作を検出できます。このように、Pentium Pro は、レジスタの名前変更による投機的実行を含む、アウトオブオーダー実行を特徴としていました。また、物理アドレス拡張(PAE)で使用できるより広い 36 ビットアドレス バスも備えており、最大 64 GB ( 64 × 1024バイト)のメモリにアクセスできるようになりました。   

Pentium Pro には 8 KB の命令キャッシュがあり、サイクルごとに最大 16 バイトがそこからフェッチされ、命令デコーダーに送られます。 命令デコーダーは 3 つあります。 これらのデコーダーの能力は異なり、1 つだけが任意の x86 命令をデコードでき、他の 2 つは単純な x86 命令しかデコードできません。 このため、Pentium Pro が複数の命令を同時にデコードする能力が制限され、スーパースカラ実行が制限されます。 x86 命令は、118 ビットのマイクロ操作(マイクロ op) にデコードされます。 マイクロ op は、縮小命令セット コンピューター(RISC) に似ています。つまり、1 つの操作、2 つのソース、および 1 つのデスティネーションをエンコードします。 汎用デコーダーはサイクルごとに最大 4 つのマイクロ op を生成できますが、単純なデコーダーはサイクルごとに 1 つのマイクロ op を生成できます。 したがって、メモリ上で動作する x86 命令 (例同様に、シンプルなデコーダーは1マイクロオペレーション（µOP）に変換できる命令に限定されます。4マイクロオペレーション（µOP）を超える命令は、シーケンサーの支援を受けて変換され、シーケンサーは複数のクロックサイクルにわたって必要なマイクロオペレーション（µOP）を生成します。Pentium Proは、BIOSおよび／またはオペレーティングシステム（OS）の制御下でアップグレード可能なマイクロコードをサポートしたx86ファミリー初のプロセッサでした。[5]

マイクロオペレーションは、リオーダーバッファ（ROB）を出て予約ステーション（RS）に入り、そこで実行ユニットへのディスパッチを待ちます。各クロックサイクルでは、最大5つのマイクロオペレーションを5つの実行ユニットにディスパッチできます。Pentium Proには合計6つの実行ユニットがあります。2つの整数ユニット、1つの浮動小数点ユニット（FPU）、ロードユニット、ストアアドレスユニット、ストアデータユニットです。[6]整数ユニットの1つはFPUと同じポートを共有しているため、Pentium Proは1つの整数マイクロオペレーションと1つの浮動小数点マイクロオペレーション、つまりサイクルごとに2つの整数マイクロオペレーションと、他の3つの実行ユニットのマイクロオペレーションしかディスパッチできません。2つの整数ユニットのうち、ポート0でFPUとパスを共有するユニットだけが、バレルシフタ、乗算器、除算器、LEA命令のサポートなどの機能をすべて備えています。ポート1に接続されている2番目の整数ユニットにはこれらの機能はなく、加算、減算、分岐先アドレスの計算などの単純な演算に制限されています。[6]

FPUは浮動小数点演算を実行します。加算と乗算はパイプライン化されており、レイテンシはそれぞれ3サイクルと5サイクルです。除算と平方根演算はパイプライン化されておらず、FPUのポートを共有する別のユニットで実行されます。除算と平方根演算のレイテンシはそれぞれ18～36サイクルと29～69サイクルです。最小値は単精度（32ビット）浮動小数点数、最大値は拡張精度（80ビット）浮動小数点数です。除算と平方根演算は加算や乗算と同時に実行できるため、結果をROBに格納する必要がある場合にのみ加算や乗算が実行されることを防ぎます。

マイクロプロセッサの発売後、浮動小数点ユニットにバグが発見されました。これは一般に「Pentium ProおよびPentium II FPUバグ」と呼ばれ、Intelでは「フラグエラッタ」と呼ばれています。このバグは、浮動小数点数から整数への変換中に、浮動小数点数が小さい方の整数形式に収まらない場合に特定の状況で発生し、FPUの動作が仕様書に記載されている動作から逸脱します。このバグは軽微なものと考えられており、影響を受けるソフトウェアプログラムはほとんど、あるいは全くないような特殊な状況で発生します。

Pentium Pro P6マイクロアーキテクチャは、Intelによって10年以上にわたり、様々な形で使用されました。パイプラインは、当初の150MHzから始まり、「Tualatin」Pentium IIIでは1.4GHzまで拡張されました。この設計の様々な特徴は、その後もPentium MやIntel Core（Yonah ）の「 Banias 」と呼ばれる派生コアに引き継がれ、さらに2006年以降にはCoreマイクロアーキテクチャ（Core 2プロセッサ）へと進化しました。 [7]

命令セット

Pentium Pro (P6) では、Intel 製品群に新しい「条件付き移動」命令が導入されました。および(「条件付き移動」) 命令は、レジスタまたはメモリからソース値をフェッチし、オプションで、 フラグ レジスタの条件ccに従ってその値を宛先レジスタに書き込みます。この条件は、条件付きジャンプ ( ) 命令で使用されるのと同じ条件です。たとえば、フラグ レジスタが NE (不等) 条件と一致する場合、つまりゼロ フラグが設定されていない場合、 は指定された値をレジスタに移動します。ゼロ フラグが設定されている場合、条件は偽であり、宛先レジスタはその値を保持します。これにより、コストのかかる条件分岐なしで、単純な if-then-else 演算 ( Cの演算で一般的に使用されるものなど) が可能になります。バリアントは、浮動小数点レジスタに同じ機能を提供します。残念ながら、は即値 (インライン定数) のソース値もメモリの宛先もサポートしていません。CMOVccFCMOVccJccCMOVNE? :FCMOVccCMOV

2つ目の開発は、不正命令のドキュメント化ですUD2。このオペコードは予約されており、P6以降のすべてのプロセッサで不正命令例外を発生させることが保証されています。これにより、開発者はソフトウェアによってバグが検出された場合でも、将来を見据えた方法で現在のプログラムを簡単にクラッシュさせることができます。

パフォーマンス

当時としては先進的であったにもかかわらず、Pentium Pro のアウトオブオーダー レジスタ リネーミング アーキテクチャは、部分的なレジスタの使用によりパイプラインのフラッシュが頻繁に発生するため、 16 ビットコードと混合コード ( 8 ビットと 16 ビット (8/16)、または 16 ビットと32 ビット(16/32)) の実行に問題がありました。[8]部分的なレジスタの使用は、P6 以前の Intel プロセッサではパフォーマンスの低下を招かなかったため、当時は一般的なパフォーマンス最適化でした。また、Pentium Pro がリリースされた当時の主流のオペレーティング システムは、16 ビットのMS-DOSと、16 ビットと 32 ビットが混在するWindows 3.1xとWindows 95でした(後者は最低でも 32 ビットの80386 CPU を必要としますが、16 ビットのWindows USER ダイナミック リンク ライブラリ( user.exe )など、そのコードの多くはパフォーマンス上の理由から 16 ビットのままです)。これと Pentium Pro システムの高コストが相まって、当時のPC購入者の間では売れ行きが低調でした。Pentium ProのP6マイクロアーキテクチャを最大限に活用するには、 Windows NT、Linux、Unix、OS/2などの完全な32ビットオペレーティングシステムが必要です。レガシーコードのパフォーマンス問題は、後にIntelがPentium IIで部分的に緩和しました。

RISCマイクロプロセッサと比較すると、Pentium Proは、発表当時、SPECint 95ベンチマークを実行したときの整数性能で最速のRISCマイクロプロセッサをわずかに上回ったが、[9] : 2 浮動小数点性能は大幅に低く、一部のRISCマイクロプロセッサの半分であった。[9] : 3  Pentium Proの整数性能の優位性は急速に失われ、1996年1月にまずMIPS Technologies R10000に追い抜かれ、その後Digital Equipment CorporationのAlpha 21164の派生型EV56に追い抜かれた。[10]

評価者はすぐにビデオ メモリへの書き込みが非常に遅いことを P6 プラットフォームの弱点として指摘し、VIDSPEED などのベンチマークでは、このパフォーマンスが同一クロックの Pentium システムの 10% ほどしか低下しなかった。これを回避する方法としては、Quakeなどのゲームで VESA 描画をビデオ メモリではなくシステム メモリに設定することなどが挙げられ、[11]その後、CPU の書き込み結合機能を有効にすることで特定のゲームのパフォーマンスを 2 倍にできる FASTVID などのユーティリティが登場した。 [12] [13] メモリ タイプ範囲レジスタ(MTRR) は 1997 年以降、Windows ビデオ ドライバによって自動的に設定され、それ以降、キャッシュ/メモリ サブシステムと FPU のパフォーマンスが向上したことにより、1990 年代中盤から後半に登場した新しい 3D ゲームでは、特にWindows NT 4.0を使用している場合に、クロックごとに Pentium を上回るようになった。ただし、 MMXが実装されていない

キャッシング

Pentium Proの最も注目すべき追加機能は、おそらくオンパッケージL2キャッシュでしょう。これは、導入当初の256KBから1997年には1MBまで拡張されました。当時の製造技術では、プロセッサコアに大容量のL2キャッシュを統合することは現実的ではありませんでした。IntelはL2ダイをパッケージ内に別々に配置することで、CPUコアと同じクロック速度で動作できるようにしました。さらに、CPUとメインシステムバスを共有する多くのマザーボードベースのキャッシュ方式とは異なり、Pentium Proのキャッシュは独自のバックサイドバス（ Intelはデュアル独立バスと呼んでいます）を備えていました。これにより、CPUはメインメモリとキャッシュを同時に読み取ることができ、従来のボトルネックを大幅に軽減しました。[14]このキャッシュは「ノンブロッキング」でもあり、プロセッサは一度に複数（最大4つ）のキャッシュ要求を発行できるため、キャッシュミスによるペナルティを軽減できます。これはメモリレベル並列処理（MLP）の一例です。これらの特性を組み合わせることで、旧世代プロセッサのマザーボードベースのキャッシュよりもはるかに高速なL2キャッシュが実現しました。このキャッシュだけでも、旧世代のx86 CPUに対して入出力性能の優位性をもたらしました。マルチプロセッサ構成では、Pentium Proの統合キャッシュは、各CPUが中央キャッシュを共有するアーキテクチャと比較して、飛躍的なパフォーマンス 向上を実現しました。

しかし、このはるかに高速なL2キャッシュには、いくつかの複雑な問題が伴いました。Pentium Proの「オンパッケージキャッシュ」構成は独特でした。プロセッサとキャッシュは同一パッケージ内の別々のダイに搭載され、フルスピードバスで密接に接続されていました。2つまたは3つのダイは、テストを行う前に、製造工程の早い段階で接合する必要がありました。そのため、どちらかのダイに小さな欠陥が1つでもあれば、アセンブリ全体を廃棄せざるを得なくなり、これがPentium Proの生産歩留まりが比較的低く、コストが高かった理由の一つでした。チップのすべてのバージョンは高価でしたが、特に1024KBのものはプロセッサダイに加えて512KBのキャッシュダイが2つ必要だったため、高価でした。

利用可能なモデル

Pentium Proのクロック速度は150、166、180、200MHzで、外部バスクロックは60MHzまたは66MHzでした。開発初期段階では133MHzのプロトタイプが開発されましたが、リリースには至りませんでした。一部のユーザーはPentium Proチップをオーバークロックし、200MHz版は233MHz、180MHz版は200MHz、150MHz版は166MHzで動作させることがよくありました。このチップは対称型マルチプロセッシング構成で人気があり、デュアルおよびクアッドSMPサーバーおよびワークステーション構成が一般的でした。

Pentium Proを搭載した最初のコンピュータシステムは、 1996年4月にAdvanced Logic Research社からRevolution Quad6としてリリースされました。名前が示すように、SMP構成で最大4つのPentium Proをサポートします。[15] Intelは、消費電力と発熱の懸念から、オリジナルのPentium Proのモバイル版の提供を見送りました。 [16]少なくとも1つのベンダーがPentium Proを搭載したポータブルコンピュータを販売しました。Imperial Computerの6200TLPです。[17]

Intel の「ファミリー/モデル/ステッピング」方式では、Pentium Pro はファミリー 6、モデル 1 であり、Intel 製品コードは 80521 です。

クロックバスL2キャッシュ最大TDP
150MHz60MHz 256 KB29.2ワット
166MHz66MHz 512 KB35.0ワット
180MHz60MHz 256 KB31.7ワット
200MHz66MHz35.0ワット
512 KB37.9ワット
1024 KB44.0ワット

製造

Pentium Pro プロセッサ ダイとその独立したキャッシュ メモリ ダイを製造するために使用されるプロセスが変更され、同じパッケージ内で使用されるプロセスの組み合わせが生まれました。

  • 133MHzペンティアムプロプロトタイププロセッサダイは0.6μm BiCMOSプロセスで製造された。[18] [19]
  • 150MHzペンティアムプロプロセッサダイは0.50μm BiCMOSプロセスで製造された。[19] [9]
  • 166、180、200MHzのPentium Proプロセッサダイは、0.35μm BiCMOSプロセスで製造されました。[19] [9]
  • 256KBのL2キャッシュダイは0.50μm BiCMOSプロセスで製造された。[19] [9]
  • 512KBおよび1024KBのL2キャッシュダイは0.35μm BiCMOSプロセスで製造された。[19] [9]

パッケージ

Pentium Pro (最大 512 KB のキャッシュ) は、セラミック マルチチップ モジュール (MCM) にパッケージ化されています。MCM には 387 個のピンがあり、そのうち約半分はピン グリッド アレイ (PGA) に、残りの半分はインタースティシャル ピン グリッド アレイ (IPGA) に配置されています。パッケージは、ソケット 8用に設計されました。MCM には、マイクロプロセッサ ダイとコンパニオン キャッシュ ダイが収まる 2 つの下側キャビティがあります。ダイはヒート スラグに接着されており、露出した上部により、ダイからの熱がヒート シンクなどの冷却装置により直接伝達されます。ダイは、従来のワイヤ ボンディングを使用してパッケージに接続されています。キャビティはセラミック プレートで覆われています。1 MB のキャッシュを搭載した Pentium Pro では、プラスチック製の MCM が使用されています。2 つのキャビティの代わりに 1 つのキャビティがあり、その中に 3 つのダイがヒート スラグの代わりにパッケージに接着されています。キャビティはエポキシで充填されています。

アップグレードパス

1998年、ソケット8対応の300/333MHz Pentium II OverDriveプロセッサがリリースされました。Deschutes Pentium II Xeonで採用されている技術の一部をベースに、デュアルL1キャッシュと512KBの MMX対応フルスピードL2キャッシュを搭載し、Pentium Proシステムのユーザー向けにドロップインアップグレードオプションとしてIntelによって製造されました。しかし、2ウェイのグルーレスマルチプロセッシングのみをサポートし、4ウェイ以上のマルチプロセッシングには対応していなかったため、クアッドプロセッサシステムへのアップグレードには適していませんでした。しかしながら、一部のユーザーは非公式にクアッドプロセッサシステム、さらにはヘキサプロセッサシステム（特にALR 6x6）へのアップグレードを行っており、その成功率は様々です。[20]

ASCI Redスーパーコンピュータも、1999年にこれらの特別パッケージのPentium II OverDriveプロセッサを採用し、同年2テラフロップスを超える性能を達成した初のコンピュータとなりました。その後もTOP500リストの上位を維持しましたが、 2000年にASCI Whiteスーパーコンピュータに抜かれるまでその座を維持しました。1996年の導入以来使用されていたデュアルPentium Proプロセッサは、各コンピューティングノードでデュアルPentium II OverDriveプロセッサに置き換えられました。ASCI Redはその後も、2006年に廃止されるまで、その寿命の残りの期間、デュアルPentium II OverDriveプロセッサを使用し続けました。

スロット1マザーボードが普及するにつれ、Tyan M2020、Asus C-P6S1、Tekram P6SL1、Abit KP6など、複数のメーカーがソケット8からスロット1へのアダプタという形でスロットケット（またはスロケット）アダプタをリリースしました。これらのスロットケットにより、Pentium Proプロセッサをスロット1マザーボードで使用できるようになりましたが、これらのスロットケットをサポートするチップセットはごく少数であったため、広く普及することはありませんでした。例えば、Intel 440FXチップセットはPentium ProプロセッサとPentium IIプロセッサの両方を明示的にサポートしていましたが、Intel 440BX以降のスロット1チップセットはPentium IIプロセッサのみを明示的にサポートし、Pentium Proはサポートしていませんでした。

1990年代後半、 IntelがSocket 370対応のCeleronおよびPentium IIIプロセッサを発表すると、スロットケットはSocket 370 -Slot 1アダプタの形で再び人気を博しました。これらのスロットケットは、特にデュアルプロセッサ搭載マシンにおいて、コンピュータビルダーのコスト削減を可能にし、スロット1マザーボードは当時既に利用可能なスロット1 CPU以外のCPUへのアップグレードも継続して行えるようになりました。また、新しいCPUに低いコア電圧を供給するために、独自の電圧レギュレータモジュールも搭載されていましたが、これはマザーボードが通常では対応できないものでした。

コア仕様

ペンティアムプロ

ペンティアムIIオーバードライブ

ヒートシンクを取り外したPentium II Overdrive。左側がフリップチップDeschutesコア、右側が512KBキャッシュ。[22]
  • L1キャッシュ: 16、16 KB (データ + 命令)
  • L2キャッシュ: CPUモジュール上のCPU速度でクロックされる512 KBの外部チップ
  • ソケット: ソケット8
  • 乗数: 5倍に固定
  • フロントサイドバス: 60 MHz および 66 MHz
  • VCore: 3.1～3.3 V（オンボード電圧レギュレータ搭載）
  • 製造: 0.25 μm
  • クロックレート: Deschutes世代の Pentium IIに基づく
  • 初公開：1997年
  • MMXテクノロジーをサポート

バスおよびマルチプロセッサ機能

Pentium Proバスの設計は、 Futurebus、Intel iAPX 432バス、そしてIntel i960バスの要素の影響を受けています。[23] Futurebusは、1970年代後半からMotorola 68000で主要な標準化された先進バスとして使用されていたVMEbusの代替となることを目指していましたが、標準化委員会の中で数十年にわたって停滞していました。 [23] IntelのiAPX 432構想も商業的には失敗に終わりましたが、後にキャッシュレスマルチプロセッサシステムをサポートするために分割トランザクションバスの構築方法を学びました。i960では分割トランザクションiAPX 432バスがさらに発展してキャッシュコヒーレンシプロトコルが組み込まれ、Futurebusの野望を彷彿とさせる機能セットが実現しました。[23]

Pentium ProはフロントサイドバスにGTL+シグナリングを採用した。 [24] Pentium Proは最大4ウェイ設計で単体で使用可能であった。8ウェイのPentium Proコンピュータも製造されたが、複数のバスが使用されていた。[25] Pentium Proは、生産されるすべてのチップに必須の機能として、4ウェイSMP分割トランザクション・キャッシュコヒーレントバスを搭載するように設計されていた。 [23]これは、競合他社がクローンプロセッサを使用してソケットにアクセスするのを阻止する手段にもなっている。[23]

Pentium Proは、Windows 95や他の多くの16ビットおよび16/32ビット混合オペレーティングシステムの16ビットサポートが貧弱だったため（前述の通り）、一般向けのマシンとしては成功しませんでしたが、高度な統合バス設計によりファイルサーバーの分野で大きな成功を収め、 [23]以前は高価なワークステーションセグメントでしか利用できなかった多くの高度な機能をコモディティ市場に導入しました。

Pentium Pro/第6世代の競合製品

参照

参考文献

  1. ^ Fisher, Lawrence M. (1995年11月2日). 「Intel Offers Its Pentium Pro For Work Station Market」 . The New York Times (New York ed.). p. D-2. eISSN  1553-8095. ISSN  0362-4331. 2009年8月4日時点のオリジナルよりアーカイブ。2022年12月28日閲覧。Intel Corporationは本日、新型マイクロプロセッサ「Pentium Pro」を発表しました。チップの性能は予想を上回り、価格は低めですが、アナリストらは、その即時的なインパクトは前世代のPentiumに匹敵するものではないと予測しています。
  2. ^ “ASCI Red: Sandia National Laboratory”. TOP500 . nd 2023年1月7日時点のオリジナルよりアーカイブ。2023年1月7日閲覧。IntelのASCI Redスーパーコンピュータは、1997年6月の第9回TOP500リストで1.068 teraflop/sのLinpack性能で1位を獲得した、初のteraflop/sコンピュータであった。[...] これはメッシュベース（38 x 32 x 2）のMIMD超並列マシンで、当初は7,264の計算ノード、合計1,212ギガバイトの分散メモリ、12.5テラバイトのディスクストレージで構成されていた。このマシンの最初のバージョンでは、クロック周波数がそれぞれ200MHzのIntel Pentium Proプロセッサが使用されていた。これらは後にPentium II OverDriveプロセッサにアップグレードされた。システムは、それぞれ 333 MHz のクロック速度を持つ合計 9,632 個の Pentium II Over-Drive プロセッサにアップグレードされました。
  3. ^ Brey, Barry B. (2003). 「マイクロプロセッサとコンピュータ入門」 . Intel マイクロプロセッサ 8086/8088, 80186, 80286, 80386, 80486: アーキテクチャ、プログラミング、およびインタフェース(第6版 (国際版)). Pearson Education . 12ページ. ISBN 978-0130487209。LCCN  93021801. OCLC  224097450. OL  1412841M 。2022 年12 月 15 日に取得。
  4. ^ Dvorak, John C. (2006年11月25日). 「Intelの夢のチップ、iAPX432に何が起きたのか？」. Dvorak Uncensored . 2008年12月13日時点のオリジナルよりアーカイブ。 2022年12月28日閲覧。このチップには多くの部品が使われていましたが、今日のPentium Proは2つのチップとその他の必要なサポートチップで構成されています。興味深いことに、432の主任エンジニアは、後にPentium Proの主任設計者となったスーパースターデザイナーのフレッド・ポラックでした。
  5. ^ スティラー、アンドレアス;ポール、マティアス R. (1996 年 5 月 12 日)。「トレンドとニュース | プロツェソルジフラスター」 [トレンドとニュース | プロツェソルジフラスター]プロセッサささやき]。だめ |雑誌 fürcomputertechnik (ドイツ語)。ハインツ・ハイセ。ISSN  0724-8679。OCLC  314471122。2022 年 12 月 28 日のオリジナルからアーカイブ。2022 年12 月 28 日に取得。PPro のマイクロコードは、ボード BIOS のファンクショ ンが割り込み 15 時間で更新されます (割り込みリストの更新には含まれません)。パッチを取得したり、問題を解決したりすることができます。マスクのバージョン (CPU とキャッシュ) の PPro を変更し、マイクロコード BIOS のバージョンの更新を確認します (Kennung SY013: CPU ステップ A0、キャッシュ ステップ B1、BIOS: sA0C05)。 [明らかに PPro にはロード可能なマイクロコードがあり、ボード BIOS は読み取りとロードのための割り込み 15h で 2 つの機能を提供します (詳細は割り込みリストの次の更新で説明します)。これはパッチ用ですが、まだ想像もつかない可能性が秘められているかもしれません。そのため、将来的にはPProは2つのマスクバージョン（CPUとキャッシュ用）だけでなく、マイクロコードBIOSのアップデートバージョンにも対応することになります（例えば、識別子SY013を持つ現在の200MHz「P6S」の場合：CPUステップA0、キャッシュステップB1、BIOS：sA0C05）。
  6. ^ ab "Intel Architecture Optimization Manual" (PDF) . 1997. p. 2-8. 2007年1月21日時点のオリジナル(PDF)からのアーカイブ。
  7. ^ Stokes, Jon (2006年4月5日). 「Into the Core: Intelの次世代マイクロアーキテクチャ」. Tech. Ars Technica . OCLC  52157687. 2022年12月18日時点のオリジナルよりアーカイブ。 2022年12月28日閲覧。Pentium ProからPentium MまでのP6系譜 [...] P6ラインの最も特徴的な機能の一つは、その発行ポート構造です。（Intelはこれを「ディスパッチポート」と呼んでいますが、本稿では他の部分との一貫性を保つため、「ディスパッチ」と「発行」という用語をIntelとは異なる意味で使用します。）Coreは実行コアでも同様の構造を採用していますが、Coreの発行ポートとRSの組み合わせとP6の間には大きな違いがあります。
  8. ^ 「部分レジスタストール警告」。VTuneパフォーマンスアナライザーオンラインヘルプ。2017年8月30日時点のオリジナルよりアーカイブ。
  9. ^ abcdef Slater, Michael (1995年11月13日). 「Intel、Pentium Proを200MHzにブースト」(PDF) . Microprocessor Report . MicroDesign Resources. 第9巻第15号. 2021年12月2日時点のオリジナルよりアーカイブ(PDF) . 2022年12月28日閲覧– Ardent Tool of Capitalism (ardent-tool.com).整数演算はリード、FP演算はRISCチップに遅れ
  10. ^ Gwennap, Linley (1996年7月8日). 「Digitalの21164、500MHzに到達」. Microprocessor Report .
  11. ^ “Quake/TECHINFO.TXT at master · id-Software/Quake”. GitHub . 2022年11月25日. 2017年6月10日時点のオリジナルよりアーカイブ。 2019年2月10日閲覧。
  12. ^ 「Quake 技術情報ファイル」。[リンク切れ]
  13. ^ 「MDGx Complete UMBPCI.SYS Guide」。MDGx MAX Speed Windowsのトリックと秘密。高速ビデオ。2023年1月7日時点のオリジナルよりアーカイブ。 2023年1月7日閲覧。
  14. ^ 「Accelerated Graphics Port」. Next Generation . No. 37. Imagine Media . 1998年1月. pp.  94– 96.
  15. ^ Damore, Kelley (1996年7月8日). 「Revolution Quad6：他社を2ヶ月リード」. Computer Reseller News . CMP Publications. p. 65. ProQuest  227489880.
  16. ^ April, Carolyn A. (1996年12月16日). 「Intel、Pentium ProノートPCの発売を延期」InfoWorld 18 (51) . IDG Publications: 14. 2023年6月2日時点のオリジナルよりアーカイブ。 2023年6月2日閲覧– Google Books経由。
  17. ^ ビル・オブライエン（1996年11月）「Pentium Pro built to go」『Computer Shopper』16（11）SX2 Media Labs: 420 – Gale経由。
  18. ^ Papworth, David B. (1996年4月). 「Pentium Proマイクロアーキテクチャのチューニング」. IEEE Micro , pp. 14–15.
  19. ^ abcde 「Intel Pentium Pro プロセッサ - ファクトシート」。Intel。2013年12月7日時点のオリジナルよりアーカイブ。
  20. ^ 「Re: 私のカスタムALR 6x6が完成しました!!!!!!」Ars OpenForum . 2001年12月5日. 2025年4月13日閲覧。
  21. ^ sandpile.org アーカイブ 1999年9月1日、archive.today - IA-32実装 - Intel P6
  22. ^ Schnurer, Georg. 「Next Exit: Mendocino」。2006年2月19日時点のオリジナルよりアーカイブ。2009年4月24日閲覧。
  23. ^ abcdef Hardenberg, Hal W. (1997年6月1日). 「Back to the Futurebus」. drdobbs.com . Dr. Dobb's Journal . 2021年1月28日時点のオリジナルよりアーカイブ。 2020年9月19日閲覧。
  24. ^ Shanley, Tom (1998). Pentium Pro および Pentium II システムアーキテクチャ. Addison-Wesley Professional . p. 199. ISBN 978-0-201-30973-7。
  25. ^ Gurge, Anura (2000年5月17日). Web-to-Host Connectivity. CRC Press . p. 405. ISBN 978-0-203-99747-5。
  • Backside Bus アーカイブ 2006年4月11日、Wayback Machine、searchstorage.techtarget.com
  • Intel Pentium Pro の画像と説明、cpu-collection.de
  • CPU-INFO: Intel Pentium Pro、詳細なプロセッサの歴史、web.archive.org
「https://en.wikipedia.org/w/index.php?title=Pentium_Pro&oldid=1321295893」より取得