リングオシレーター

異なるサイズのp 型MOSFETを使用してシリコン上に製造されたリング発振器テスト構造。

出力周波数が1/(6×インバータ遅延)である単純な3インバータリング発振器の回路図

リング発振器は、リング状に配置されたインバータ（論理 NOT ゲート）のカスケード チェーンで構成された回路です。チェーンの末尾のインバータの出力は最初のインバータにフィードバックされ、各インバータの出力で、真と偽を表す 2 つの電圧レベル間を振動する出力が生成されます。

使用するインバータがバッファ付きの場合、任意の奇数個のインバータを使用できます。ただし、使用するインバータがバッファなしの場合、少なくとも3個の奇数個のインバータを使用する必要があります。（便宜上、この記事では単に「奇数」と述べ、この注意事項は無視します。）これは、バッファなしのインバータを1個だけループ接続すると、出力電圧が入力電圧と等しくなるためです。バッファなしのインバータ1個が動作しない理由のもう1つの正式な証明は、バッファなしのインバータ1個の伝達関数の位相が0°（または360°の任意の整数倍）を横切らないため、バルクハウゼン安定性の必要条件を満たさないということです。

詳細

単一のインバータは入力の論理否定を計算するため、奇数個のインバータを連結した場合、最後の出力は最初の入力の論理否定となることが示されます。最後の出力は最初の入力がアサートされてから一定時間後にアサートされ、最後の出力が入力にフィードバックすることで発振が発生します。

偶数個のインバータで構成される環状チェーンは、リング発振器として使用できません。この場合、最後の出力は入力と同じになります。しかし、このインバータフィードバック構成は記憶素子として使用でき、スタティックランダムアクセスメモリ（SRAM）の基本的な構成要素となります。

リング発振器の各段は、外部からの干渉に対する耐性が高い差動段であることが多い。そのため、非反転段も使用可能である。リング発振器は、反転段の総数が奇数であれば、反転段と非反転段を混在させて構成することができる。発振器の周期は、いずれの場合も、全段の遅延時間の合計の2倍に等しい。

リング発振器は動作に必要な電力のみを必要とします。特定の電圧（通常はMOSFETの閾値電圧をはるかに下回る）を超えると、発振は自発的に開始されます。発振周波数を上げるには、一般的に2つの方法が用いられます。1つ目は、より少ない数のインバータでリングを構成することで、消費電力はほぼ同じまま、発振周波数を高めることができます。2つ目は、電源電圧を上げることです。この方法を適用できる回路では、ステージチェーンを介した伝播遅延が短縮され、発振周波数と消費電流の両方が向上します。

手術

0.25u CMOSプロセスで作製された、遅延機能付き3段リング発振器のトランジスタレベル回路図。この回路は、インバータの入力が中間電圧にあるときに電源からグランドへ大きな電流を流すため、速度の割に消費電力が大きい。インバータスイッチに直列に電流制限素子を配置した回路の方が、エネルギー効率が高い。

リング発振器の動作を理解するには、まずゲート遅延を理解する必要があります。物理的なデバイスでは、ゲートを瞬時に切り替えられるものはありません。例えば、MOSFETで製造されたデバイスでは、ソースとドレイン間に電流が流れる前に、ゲート容量が充電される必要があります。したがって、リング発振器内の各インバータの出力は、入力が変化してから有限の時間内に変化します。ここから、チェーンにインバータを追加すると、ゲート遅延全体が増大し、発振周波数が低下することが容易にわかります。

リング発振器は、時間遅延発振器の一種です。時間遅延発振器は、反転増幅器と、増幅器の出力と入力の間に遅延素子を配置した構成です。増幅器は、目的の発振周波数において1より大きいゲインを持つ必要があります。増幅器の入力電圧と出力電圧が安定点で瞬間的にバランスしている初期状態を考えてみましょう。少量のノイズによって増幅器の出力がわずかに上昇することがあります。時間遅延素子を通過した後、この小さな出力電圧の変化が増幅器の入力に現れます。増幅器のゲインは1より大きい負の値であるため、出力はこの入力電圧とは逆方向に変化します。ゲインが1より大きい場合、出力は入力値よりも大きな値で変化します。この増幅・反転された信号は、出力から時間遅延素子を通過し、入力に戻り、そこで再び増幅・反転されます。この一連のループの結果、増幅器の出力には方形波信号が生成されます。方形波の各半分の周期は時間遅延に等しくなります。矩形波は、アンプの出力電圧が限界に達するまで成長し、そこで安定します。より正確な分析を行うと、初期ノイズから成長する波形は、成長していくにつれて必ずしも矩形波ではないことが分かりますが、アンプの出力が限界に達すると矩形波になります。

リング発振器は、時間遅延発振器の分散型バージョンである。リング発振器は奇数個のインバータを用いて、ゲインが1より大きい単一の反転増幅器の効果を実現する。単一の遅延要素を持つのではなく、各インバータはインバータのリング全体にわたって信号の遅延に寄与するため、リング発振器と呼ばれる。リングにインバータのペアを追加すると、全体の遅延が増加し、発振器の周波数が低下する。電源電圧を変更すると、各インバータを通過する遅延が変化し、通常、電圧が高いほど遅延は減少し、発振器の周波数は増加する。Vratislavは、CMOSリング発振器の周波数安定性と消費電力を改善するいくつかの方法について説明している。^{[ 1 ]}

t が単一のインバータの時間遅延を表し、n がインバータ チェーン内のインバータの数を表す場合、振動の周波数は次のように表されます 。

${\displaystyle f={\frac {1}{2tn}}}$. ^{[ 2 ]}

ジッター

リング発振器の周期はT+T'（T'はランダムな値）としてランダムに変化します。高品質な回路では、T'の範囲は平均周期Tに比べて比較的小さくなります。この発振器周期の変動はジッタと呼ばれます。^{[ 3 ]}

局所的な温度の影響により、リング発振器の周期は長期平均周期を上下に変動します。^{[ 4 ]} 局所的なシリコンが冷たい場合、伝搬遅延はわずかに短くなり、リング発振器はわずかに高い周波数で動作し、最終的に局所的な温度を上昇させます。局所的なシリコンが熱い場合、伝搬遅延はわずかに長くなり、リング発振器はわずかに低い周波数で動作し、最終的に局所的な温度を低下させます。したがって、周囲温度が一定で、デバイスから周囲環境への熱伝達要因が変化しない場合、シリコンリング発振器の周波数は一般的に安定します。

アプリケーション

• リング発振器はオンチップ発振器を実装する1つの方法であるが^{[ 5 ] [ 6 ]}、ある種の緩和発振器も人気のある実装方法である。
• 一部の位相同期回路の電圧制御発振器はリング発振器から構成されている。^{[ 7 ] [ 8 ] [ 9 ] [ 10 ]}
• リング発振器のジッタはハードウェア乱数発生器でよく利用される。^{[ 3 ] [ 4 ] [ 11 ]}
• リング発振器は、新しいハードウェア技術のデモンストレーションに使用されることがあります。これは、Hello Worldプログラムが新しいソフトウェア技術のデモンストレーションに使用されることが多いのと同様です。^{[ 12 ] [ 13 ]}
• 多くのウェーハには、スクライブラインのテスト構造の一部としてリング発振器が組み込まれています。これらはウェーハテストにおいて、製造プロセスのばらつきの影響を測定するために使用されます。^{[ 14 ]}
• リング発振器はチップ上の電圧や温度の影響を測定するのにも使用できます。^{[ 15 ]}

参照

• ボード線図
• 位相余裕
• リングカウンター
• クロスカップルドLC発振器

注記

1. Vratislav MICHAL.「CMOSリング発振器の低消費電力設計、安定性向上、周波数推定について」 2012年。
2. Mandal, MK & Sarkar, BC「リング発振器：特性と応用」
3. 「アクティブ攻撃への耐性を内蔵した、証明可能に安全な真性乱数生成器」（PDF） 。 2016年3月4日時点のオリジナル（PDF）からアーカイブ。 2012年5月12日閲覧。
4. アンディ・グリーン. Whirlygig GPL ハードウェア RNG . 2010
5. ケン・シャリフ. 「76477 スペースインベーダー サウンドエフェクトチップの内部：I2L で実装されたデジタルロジック」 . 2018年.
6. Chilaka Jayaram、Patri Sreehari Rao、 「オンチップICアプリケーション向け低消費電力10MHz CMOSベースリング発振器」 2022年。
7. 宮崎隆人、橋本正則、小野寺秀俊. 「クロック生成PLLの性能予測：リング発振器ベースPLLとLC発振器ベースPLL」[1]
8. Ujwala Belorkar氏とSA Ladhake博士。「65NM VLSI技術を用いた高性能電圧制御発振器（VCO）」。International journal of Computer Networks & Communications。(2010). doi : 10.5121/ijcnc.2010.2407。
9. マドゥスダン・マイティ、スラジ・クマール・ソー、アビル・ジョティ・モンダル、アラック・マジュムデル。 「PVT 耐性があり、電力効率の高いリング VCO のハイブリッド設計アプローチ」。 2020. 土井： 10.1016/j.asej.2019.10.009
10. Chandra Shekhar、Shafi Qureshi. 「SCL 180 nm CMOSプロセスをターゲットとした電流不足VCOの設計と分析」2018年 doi : 10.1109/iSES.2018.00027
11. インテル乱数ジェネレータ。CRYPTOGRAPHY RESEARCH, INC.
12. Slashdot Science：「IBMが単一ナノチューブ上にリング発振器を開発」
13. Slashdot ハードウェア：「世界初の完全に透明な IC」
14. Bhushan, M.; Gattiker, A .; Ketchen, MB; Das, KK (2006年2月). 「CMOSプロセスのチューニングとばらつきの制御のためのリング発振器」. IEEE Transactions on Semiconductor Manufacturing . 19 (1): 10– 18. doi : 10.1109/tsm.2005.863244 .
15. 「リング発振器ベースのオンチップ温度センサの解析」 2014年3月28日アーカイブ、 Wayback Machine

「 https://en.wikipedia.org/w/index.php?title=リング発振器&oldid =1314310092」より取得