SHA命令セット

SHA命令セットは、セキュアハッシュアルゴリズム(SHA) ファミリのハードウェアアクセラレーションをサポートするARM、RISC-V、およびx86 命令セットアーキテクチャの拡張機能のセットです。

アーム

SHA-1およびSHA-256命令は、2011年に導入されたArm V8.0アーキテクチャでオプション機能（FEAT_SHA1およびFEAT_SHA256）として登場しました。^{[ 1 ]}命令は次のとおりです。

SHA-512およびSHA-3命令は、Arm V8.2アーキテクチャでオプション機能（FEAT_SHA512およびFEAT_SHA3）として登場しました。^{[ 2 ]}命令は以下のとおりです。

SHA-3命令のスケーラブルベクトル拡張（SVE）バージョンは、Arm V9.0アーキテクチャのオプション機能（FEAT_SVE_SHA3）として登場しました。^{[ 3 ]}

SHA2命令は、2021年11月に批准されたRISC-V暗号化拡張第1巻：スカラー＆エントロピーソース命令のZknh拡張部分の一部である^{[ 4 ]}。

オリジナルのSSEベースの拡張機能は、SHA-1をサポートする4つの命令とSHA-256をサポートする3つの命令を追加し、2013年にIntelによって仕様化されました。^{[ 5 ]} SHA-512の命令は、2024年にArrow LakeとLunar Lakeで導入されました。

新しい SHA-512 命令セットは、プレフィックスが付いた元の SHA命令セットの AVXベースのバージョンと、次の SHA-512用の 3 つの新しい AVX ベースの命令で構成されています。 V

最近の AMD プロセッサはすべて、オリジナルの SHA 命令セットをサポートしています。

次の Intel プロセッサは、オリジナルの SHA 命令セットをサポートしています。

Intel Goldmont ^{[ 7 ]} (2016)以降のAtomマイクロアーキテクチャプロセッサ。
Intel Cannon Lake ^{[ 8 ]} (2018/2019)、Ice Lake ^{[ 9 ]} (2019)以降のラップトップ（「メインストリームモバイル」）向けプロセッサ。
デスクトップコンピューター用のIntel Rocket Lake (2021) 以降のプロセッサ。

次の Intel プロセッサは、新しい SHA-512 命令セットをサポートします。

v t e 命令セット拡張
SIMD（RISC）	アルファ MVI アームネオン SVE ミップス MDMX ミップス3D MXU ミップスSIMD PA-RISC マックスパワーISA VMX SPARC VIS
SIMD ( x86 )	MMX（1996） 3Dナウ! (1998) SSE（1999） SSE2（2001） SSE3（2004） SSSE3（2006） SSE4（2006） SSE5 ~~(2007)~~ AVX（2008） F16C（2009年） XOP（2009） FMA（FMA4：2011年、FMA3：2012年） AVX2 (2013) AVX-512 (2015) AMX（2022） AVX10（2023）
ビット操作	BMI (ABM: 2007、BMI1: 2012、BMI2: 2013、TBM: 2012) ADX（2014）
圧縮された命令	親指 MIPS16e ASE RVC
セキュリティと暗号化	パドロック（2003） AES-NI (2008); ARMv8にもAES命令があるクルムル（2010） RDRAND（2012） SHA（2013） MPX（2015） SGX（2015年） TDX（2021）
トランザクションメモリ	TSX（2013） ASF
仮想化	VT-x（2005） AMD-V (2006) AMD-Vi / VT-d (2011)
汎用レジスタ	AMD64 (1999) APX（2023）
一時停止された延長の日付には~~取り消し線が引かれます~~。