ソケットFM2

ソケットFM2
タイプPGA - ZIF
チップのフォームファクターPGA
連絡先904
FSBプロトコル統合メディアインターフェース（UMI）
前任者FM1
後継FM2+
この記事はCPUソケットシリーズの一部です

ソケットFM2は、 AMDのデスクトップ向けTrinityおよびRichland APU、およびそれらをベースにしたAthlon X2およびAthlon X4プロセッサがマザーボードに接続するために使用するCPUソケットです。FM2は2012年9月27日に発売されました。 [ 1 ]当時の新しいFM2 CPUソケットを搭載したマザーボードは、当時のAMDの新しいA85Xチップセットも使用していました。[ 2 ]

このソケットはFM1と非常によく似ており、31×31のピングリッドと5×7の中央の空きスペースを基本とし、各コーナーから3本のピンが欠落しているほか、いくつかの重要なピンが欠落している。ソケットFM1と比較すると、重要なピンが2本移動され、さらに1本が削除されているため、合計904本のピンとなっている。[ 3 ]

利用可能なチップセットについては、Fusion コントローラー ハブ (FCH)を参照してください。

Steamrollerベースの「Kaveri」APUはサポートされていません。Socket FM2+（FM2r2）およびSocket FP3（BGA-???）を参照してください。[ 4 ]

ヒートシンク

ヒートシンクをマザーボードに固定するための4つの穴は、AMDのソケット（Socket AM2、Socket AM2+、 Socket AM3、Socket AM3+ 、 Socket FM2）向けに、それぞれ横幅48 mmと96 mmの長方形に配置されています。そのため、冷却ソリューションは互換性があります。

機能の概要

次の表は、 APUを含む、 AMDの 3D グラフィックス搭載プロセッサの機能を示しています(参照: 3D グラフィックス搭載 AMD プロセッサの一覧)。

[ ]
プラットフォーム 高出力、標準出力、低出力 低消費電力および超低消費電力
コードネームサーバ 基本 トロント
マイクロ 京都
デスクトップ パフォーマンス ラファエロフェニックス
主流 リャノ三位一体リッチランドカヴェリカヴェリリフレッシュ（ゴダヴァリ）カリゾブリストルリッジレイヴンリッジピカソルノワールセザンヌ
エントリ
基本 カビニダリ
携帯パフォーマンス ルノワールセザンヌレンブラントドラゴンレンジ
主流 リャノ三位一体リッチランドカヴェリカリゾブリストルリッジレイヴンリッジピカソルノワール・リュシエンヌセザンヌ・バルセロフェニックス
エントリ ダリメンドシノ
基本 デスナ、オンタリオ州、ザカテカビニ、テマシュビーマ、マリンズカリゾ-Lストーニーリッジポロック
埋め込み 三位一体ハクトウワシコチョウゲンボウ、ブラウンファルコンアメリカワシミミズクグレイホークオンタリオ州ザカテカビニソウゲンワシ、カンムリワシ、 LXファミリープレーリーファルコンシマチョウゲンボウリバーホーク
リリース2011年8月2012年10月2013年6月2014年1月 20152015年6月2016年6月2017年10月2019年1月2020年3月 2021年1月2022年1月2022年9月2023年1月2011年1月2013年5月2014年4月2015年5月2016年2月2019年4月2020年7月2022年6月2022年11月
CPUマイクロアーキテクチャK10パイルドライバー蒸気ローラー掘削機「掘削機+」[ 5 ]禅禅+禅2禅3禅3+禅4ボブキャットジャガープーマプーマ+ [ 6 ]「掘削機+」 禅禅+「禅2+」
ISAx86-64 v1x86-64 v2x86-64 v3x86-64 v4x86-64 v1x86-64 v2x86-64 v3
ソケットデスクトップ パフォーマンス 該当なし午前5時該当なし該当なし
主流 該当なし午前4時該当なし該当なし
エントリ FM1FM2FM2+FM2+ [ a ]、AM4午前4時該当なし
基本 該当なし該当なし午前1時該当なしFP5該当なし
他の FS1FS1+、FP2FP3FP4FP5FP6FP7FL1 FP7 FP7r2 FP8 FT1FT3FT3bFP4FP5FT5FP5FT6
PCI Expressバージョン 2.0 3.0 4.0 5.0 4.0 2.0 3.0
CXL該当なし該当なし
Fab. ( nm ) GF 32SHP ( HKMG SOI ) GF 28SHP（HKMGバルク） GF 14LPP（FinFETバルク） GF 12LP（FinFETバルク） TSMC N7（FinFETバルク） TSMC N6（FinFETバルク） CCD: TSMC N5 (FinFET バルク) cIOD: TSMC N6 (FinFET バルク)TSMC 4nm（FinFETバルク） TSMC N40（バルク） TSMC N28（HKMGバルク） GF 28SHP （HKMGバルク） GF 14LPP（FinFETバルク） GF 12LP（FinFETバルク） TSMC N6（FinFETバルク）
ダイ面積（mm 2）228246245245250210 [ 7 ]156 180210CCD: (2倍) 70 cIOD: 122 17875 （+ 28 FCH）107?125149約100
最小TDP（W）351712101565354.543.95106128
最大APU TDP（W）10095654517054182565415
最大ストック APU ベースクロック (GHz)33.84.14.13.73.83.63.73.84.03.34.74.31.752.222.23.22.61.23.352.8
ノードあたりの最大APU数[ b ]11
CPUあたりの最大コアダイ数1211
コアダイあたりの最大 CCX1211
CCXあたりの最大コア数482424
APUあたりの最大CPUコア数[ c ]481682424
CPUコアあたりの最大スレッド数1212
整数パイプライン構造3+32+24+24+2+11+3+3+1+21+1+1+12+24+24+2+1
i386、i486、i586、CMOV、NOPL、i686、PAE、NX ビット、CMPXCHG16B、AMD-V、RVI、ABM、および 64 ビット LAHF/SAHFはいはい
IOMMU [ d ]該当なしv2v1v2
BMI1、AES-NI、CLMUL、F16Cはい該当なしはい
ムーブベ該当なしはい
AVIC、BMI2、RDRAND、MWAITX/MONITORX 該当なしはい
SME [ e ]、TSME [ e ]、ADX、SHA、RDSEED、SMAP、SMEP、XSAVEC、XSAVES、XRSTORS、CLFLUSHOPT、CLZERO、およびPTE Coalescing該当なしはい該当なしはい
GMET、WBNOINVD、CLWB、QOS、PQE-BW、RDPID、RDPRU、および MCOMMIT該当なしはい該当なしはい
MPK、VAES該当なしはい該当なし
シンガポール証券取引所該当なし該当なし
コアあたりのFPU数10.5110.51
FPUあたりのパイプ数22
FPUパイプ幅128ビット256ビット80ビット128ビット256ビット
CPU命令セットSIMDレベルSSE4a [ f ]AVXAVX2AVX-512SSSE3AVXAVX2
3Dナウ！3Dナウ!+該当なし該当なし
プリフェッチ/プリフェッチWはいはい
GFNI該当なしはい該当なし
AMX該当なし
FMA4、LWP、TBM、XOP該当なしはい該当なし該当なしはい該当なし
FMA3はいはい
AMD XDNA該当なしはい該当なし
コアあたりのL1データ キャッシュ (KiB)64163232
L1データキャッシュの連想性（ウェイ）2488
コアあたりのL1命令キャッシュ10.51 10.51
APU 合計 L1 命令キャッシュの最大量 (KiB)256128192256512256 64128 96 128
L1命令キャッシュの連想性（ウェイ）2348 2 3 4 8
コアあたりのL2キャッシュ10.5110.51
最大 APU 合計 L2 キャッシュ (MiB)424161212
L2キャッシュの連想性（ウェイ）168168
CCX あたりの最大オンダイL3 キャッシュ(MiB)該当なし41632該当なし4
CCD あたりの最大 3D V キャッシュ (MiB)該当なし64該当なし該当なし
APUあたりのCCD内L3キャッシュの最大合計（MiB）4816644
最大。 APU あたりの合計 3D V キャッシュ (MiB)該当なし64該当なし該当なし
APUあたりの最大ボードL3キャッシュ（MiB）該当なし該当なし
APUあたりの最大合計L3キャッシュ（MiB）48161284
APU L3キャッシュの連想性（ウェイ）1616
L3キャッシュスキーム被害者被害者
最大L4キャッシュ該当なし該当なし
最大在庫DRAMサポートDDR3 -1866DDR3-2133DDR3-2133 、DDR4-2400DDR4-2400DDR4-2933DDR4-3200 、LPDDR4-4266DDR5 -4800、LPDDR5 -6400DDR5 -5200DDR5 -5600、LPDDR5x -7500DDR3L -1333DDR3L-1600DDR3L-1866DDR3-1866 、DDR4-2400DDR4-2400DDR4-1600DDR4-3200LPDDR5-5500
APUあたりの最大DRAMチャネル数21212
APU あたりの最大ストックDRAM帯域幅(GB/s)29.86634.13238.40046.93268.256102.40083.20012万 10.66612.80014.93319.20038.40012.80051.20088,000
GPUマイクロアーキテクチャテラスケール 2 (VLIW5)テラスケール 3 (VLIW4)GCN第2世代GCN第3世代GCN第5世代[ 8 ]RDNA 2RDNA 3テラスケール 2 (VLIW5)GCN第2世代GCN第3世代[ 8 ]GCN 第5世代RDNA 2
GPU命令セットTeraScale命令セットGCN命令セットRDNA命令セットTeraScale命令セットGCN命令セットRDNA命令セット
最大ストックGPUベースクロック（MHz）60080084486611081250140021002400400538600?847900120060013001900
最大ストックGPUベースGFLOPS [ g ]480614.4648.1886.71134.517601971年2月2150.43686.4102.486???345.6460.8230.41331.2486.4
3Dエンジン[ h ]最大400:20:8最大384:24:6最大512:32:8704:44:16まで[ 9 ]最大512:32:8768:48:8128:8:480:8:4128:8:4192:12:8まで192:12:4まで192:12:4最大512:?:?128:?:?
IOMMUv1IOMMUv2IOMMUv1?IOMMUv2
ビデオデコーダーUVD 3.0UVD 4.2UVD 6.0VCN 1.0 [ 10 ]VCN 2.1 [ 11 ]VCN 2.2 [ 11 ]VCN 3.1?UVD 3.0UVD 4.0UVD 4.2UVD 6.2VCN 1.0VCN 3.1
ビデオエンコーダ該当なしVCE 1.0VCE 2.0VCE 3.1該当なしVCE 2.0VCE 3.4
AMD 流体モーション いいえはいいいえいいえはいいいえ
GPUの省電力パワープレイパワーチューンパワープレイパワーチューン[ 12 ]
トゥルーオーディオ該当なしはい[ 13 ]? 該当なしはい
フリーシンク1 2 1 2
HDCP [ i ]?1.42.22.3?1.42.22.3
プレイレディ[ i ]該当なし3.0はまだ該当なし3.0はまだ
サポートされているディスプレイ[ j ]2～32～433 (デスクトップ) 4 (モバイル、埋め込み)42344
/drm/radeon[ k ] [ 15 ] [ 16 ]はい該当なしはい該当なし
/drm/amdgpu[ k ] [ 17 ]該当なしはい[ 18 ]該当なしはい[ 18 ]
  1. ^ FM2+ 掘削機モデルの場合: A8-7680、A6-7480、Athlon X4 845。
  2. ^ PC は 1 つのノードになります。
  3. ^ APUはCPUとGPUを組み合わせたもので、どちらもコアを持っています。
  4. ^ファームウェアのサポートが必要です。
  5. ^ a bファームウェアのサポートが必要です。
  6. ^ SSE4 はありません。SSSE3 もありません。
  7. ^単精度パフォーマンスは、 FMA操作に基づいてベース (またはブースト) コア クロック速度から計算されます。
  8. ^統合シェーダ :テクスチャマッピング単位 :レンダリング出力単位
  9. ^ a b保護されたビデオコンテンツを再生するには、カード、オペレーティングシステム、ドライバー、アプリケーションのサポートも必要です。また、HDCP対応ディスプレイも必要です。HDCPは特定のオーディオ形式の出力に必須であるため、マルチメディア環境のセットアップにさらなる制約が課せられます。
  10. ^ 2台以上のディスプレイに映像を出力するには、追加パネルがネイティブDisplayPortをサポートしている必要があります。 [ 14 ]あるいは、アクティブなDisplayPort-DVI/HDMI/VGAアダプタを使用することもできます。
  11. ^ a b DRM（Direct Rendering Manager）はLinuxカーネルのコンポーネントです。この表のサポートは最新バージョンを参照しています。
  1. ^ファン ミルテンブルク、オラフ (2012-09-27)。「AMD の Trinity-APU のデスクトップの紹介」。調整ツール。
  2. ^ Hugosson, Jacob (2011年10月3日). 「AMD PiledriverはBulldozerより10%高速」 . NordicHardware . 2012年10月22日時点のオリジナルよりアーカイブ。2011年10月4日閲覧。
  3. ^ Chris Angelini (2012年9月26日)、「ソケット互換性とA85X FCH」、Tom's Hardware :6 、 2012年12月10日閲覧。
  4. ^ 「レポート: 次期 Socket FM2+ は旧型の Trinity および Richland APU をサポートする」 2013 年 6 月 6 日。
  5. ^ 「AMD、第7世代APUを発表：ノートPC向けBristol RidgeとStoney Ridgeを搭載したExcavator mk2」。2016年5月31日。 2020年1月3日閲覧。
  6. ^ 「AMDモバイル「Carrizo」APUファミリーは、2015年にパフォーマンスとエネルギー効率の大幅な向上を実現」（プレスリリース）。2014年11月20日。 2015年2月16日閲覧。
  7. ^ 「モバイルCPU比較ガイド Rev. 13.0 5ページ：AMDモバイルCPU全リスト」 TechARP.com 2017年12月13日閲覧。
  8. ^ a b「AMD VEGA10およびVEGA11 GPUがOpenCLドライバーで発見」 VideoCardz.com . 2017年6月6日閲覧。
  9. ^ Cutress, Ian (2018年2月1日). 「ZenコアとVega：AM4向けRyzen APU – AMD Tech Day at CES: 2018年のロードマップ公開、Ryzen APU、12nmのZen+、7nmのVega」 . Anandtech . 2018年2月7日閲覧。
  10. ^ Larabel, Michael (2017年11月17日). 「Radeon VCN Encode Support Lands in Mesa 17.4 Git」 . Phoronix . 2017年11月20日閲覧。
  11. ^ a b「AMD Ryzen 5000G 'Cezanne' APU、初の高解像度ダイショットを公開、180mm2パッケージに107億個のトランジスタを搭載」 wccftech 、 2021年8月12日。 2021年8月25日閲覧。
  12. ^ Tony Chen、Jason Greaves、「AMDのGraphics Core Next（GCN）アーキテクチャ」（PDF）、AMD 、 2016年8月13日閲覧。
  13. ^ 「AMDのKaveriアーキテクチャの技術的考察」 Semi Accurate . 2014年7月6日閲覧。
  14. ^ 「AMD Radeon™ HD 5000、HD 6000、HD 7000シリーズグラフィックカードに3台以上のモニターを接続するにはどうすればよいですか？」 AMD 2014年12月8日閲覧。
  15. ^ Airlie, David (2009年11月26日). 「Linuxカーネル2.6.33にメインライン化されたKMSドライバーでDisplayPortがサポートされる」 . 2016年1月16日閲覧。
  16. ^ 「Radeon機能マトリックス」 . freedesktop.org . 2016年1月10日閲覧。
  17. ^ Deucher, Alexander (2015年9月16日). 「XDC2015: AMDGPU」(PDF) . 2016年1月16日閲覧。
  18. ^ a bミシェル・デンツァー (2016 年 11 月 17 日)。「[お知らせ] xf86-video-amdgpu 1.2.0」。lists.x.org。
スタブアイコン

この電子機器関連の記事はスタブです。不足している情報を追加してWikipediaに貢献してください。

「 https://en.wikipedia.org/w/index.php?title=Socket_FM2&oldid=1144667126」から取得