ソケットFT1

ソケットFT1
種類BGA
チップフォームファクタ？
連絡先413
プロセッサ「Brazos」モバイルAPU（Desna、Ontario、Zacate、Hondo）
この記事はCPUソケットシリーズの一部です

ソケットFT1またはBGA413は、 AMDが2011年1月にDesna、Ontario、Zacate、HondoというコードネームのAPU向けにリリースしたCPUソケットです。正式名称は「Brazos」です

利用可能なチップセットについては、Fusionコントローラーハブ（FCH）をご覧ください。

AMD APUの機能概要

次の表は、APUを含む、3Dグラフィックスを搭載したAMDプロセッサーの機能を示しています（3Dグラフィックスを搭載したAMDプロセッサーのリストも参照）。

[ ビジュアルエディター ]
プラットフォーム高電力、標準電力、低電力低電力および超低電力
コードネームサーバーベーシックトロント
マイクロ京都
デスクトップパフォーマンスラファエルフェニックス
メインストリームリャノトリニティリッチランドカヴェリカヴェリリフレッシュ（ゴダヴァリ）カリゾブリストルリッジレイヴンリッジピカソルノワールセザンヌ
エントリー
ベーシックカビニダリ
モバイルパフォーマンスルノワールセザンヌレンブラントドラゴンレンジ
メインストリームリャノトリニティリッチランドカヴェリカリゾブリストルリッジレイヴンリッジピカソルノワール
・リュシエンヌ		セザンヌ・
バルセロ		フェニックス
エントリーダリメンドシノ
ベーシックデスナ、オンタリオ州、サカテカビニ、テマシュビーマ、マリンズカリゾーLストーニーリッジポロック
埋め込みトリニティハクトウワシコチョウゲンボウ、
ブラウンハヤブサ		アメリカワシミミズクオオタカオンタリオ州カビニソウゲンボウ、カンムリワシ、
LXファミリー		ソウゲンボウシマチョウゲンボウカワタカ
リリース2011年8月2012年10月2013年6月2014年1月2015年2015年6月2016年6月2017年10月2019年1月2020年3月2021年1月2022年1月2022年9月2023年1月2011年1月2013年5月2014年4月2015年5月2016年2月2019年4月2020年7月2022年6月2022年11月
CPUマイクロアーキテクチャK10パイルドライバースチームローラー掘削機「掘削機+」[1]ZenZen+Zen 2Zen 3Zen 3+Zen 4ボブキャットジャガープーマプーマ+ [2]「掘削機+」ZenZen+「Zen 2+」
ISAx86-64 v1x86-64 v2x86-64 v3x86-64 v4x86-64 v1x86-64 v2x86-64 v3
ソケットデスクトップパフォーマンス—AM5——
メインストリーム—AM4——
エントリーFM1FM2FM2+FM2+ [a]、AM4AM4—
ベーシック——AM1—FP5—
その他FS1FS1+、FP2FP3FP4FP5FP6FP7FL1FP7
FP7r2
FP8		FT1FT3FT3bFP4FP5FT5FP5FT6
PCI Expressバージョン2.03.04.05.04.02.03.0
CXL——
製造( nm )GF 32SHP
( HKMG SOI )		GF 28SHP
(HKMGバルク)		GF 14LPP
（FinFETバルク）		GF 12LP
(FinFETバルク)		TSMC N7
(FinFETバルク)		TSMC N6
(FinFETバルク)		CCD: TSMC N5
(FinFETバルク)
cIOD: TSMC N6
(FinFETバルク)		TSMC 4nm
(FinFETバルク)		TSMC N40
(バルク)		TSMC N28
(HKMGバルク)		GF 28SHP
(HKMGバルク)		GF 14LPP
（FinFETバルク）		GF 12LP
(FinFETバルク)		TSMC N6
(FinFETバルク)
ダイ面積 (mm 2 )228246245245250210 [3]156180210CCD: (2x) 70
cIOD: 122		17875 (+ 28 FCH )107？125149約100
最小TDP (W)351712101565354.543.95106128
最大APU TDP (W)10095654517054182565415
最大ストックAPUベースクロック (GHz)33.84.14.13.73.83.63.73.84.03.34.74.31.752.222.23.22.61.23.352.8
Max APUs per node [b]11
CPUあたりの最大コアダイ数1211
コアダイあたりの最大CCX数1211
CCXあたりの最大コア数482424
Max CPU [c] cores per APU481682424
CPUコアあたりの最大スレッド数1212
整数パイプライン構造3+32+24+24+2+11+3+3+1+21+1+1+12+24+24+2+1
i386、i486、i586、CMOV、NOPL、i686、PAE、NXビット、CMPXCHG16B、AMD-V、RVI、ABM、および64ビットLAHF/SAHFありあり
IOMMU [d]—v2v1v2
BMI1、AES-NI、CLMUL、およびF16Cあり—あり
MOVBE—あり
AVIC、BMI2、RDRAND、MWAITX/MONITORX—あり
SME [e]、TSME [e]、ADX、SHA、RDSEED、 SMAP、 SMEP、XSAVEC、XSAVES、XRSTORS、CLFLUSHOPT、CLZERO、PTE Coalescing—あり—あり
GMET、WBNOINVD、CLWB、QOS、PQE-BW、RDPID、RDPRU、MCOMMIT—あり—あり
MPK、VAES—あり—
SGX——
コアあたりのFPU数10.5110.51
FPUあたりのパイプ数22
FPUパイプ幅128ビット256ビット80ビット128ビット256ビット
CPU命令セット SIMDレベルSSE4a [f]AVXAVX2AVX-512SSSE3AVXAVX2
3DNow!3DNow!+——
プリフェッチ/プリフェッチWありあり
GFNI—あり—
AMX—
FMA4、LWP、TBM、XOP—あり——あり—
FMA3ありあり
AMD XDNA—あり—
コアあたりのL1データキャッシュ (KiB)64163232
L1 data cache associativity (ways)2488
L1 instruction caches per core10.5110.51
Max APU total L1 instruction cache (KiB)2561281922565122566412896128
L1 instruction cache associativity (ways)23482348
L2 caches per core10.5110.51
Max APU total L2 cache (MiB)424161212
L2 cache associativity (ways)168168
Max on-die L3 cache per CCX (MiB)—41632—4
CCDあたりの最大3D Vキャッシュ (MiB)—64——
APUあたりのCCD内蔵L3キャッシュ(MiB)4816644
APUあたりの最大3D Vキャッシュ (MiB)—64——
APUあたりの最大ボードL3キャッシュ(MiB)——
APUあたりの最大L3キャッシュ容量（MiB）48161284
APU L3キャッシュの連想度（ウェイ）1616
L3キャッシュ方式ビクティムビクティム
最大L4キャッシュ——
最大DRAMサポートDDR3 -1866DDR3-2133DDR3-2133、DDR4 -2400DDR4-2400DDR4-2933DDR4-3200、LPDDR4 -4266DDR5 -4800、LPDDR5 -6400DDR5 -5200DDR5 -5600、LPDDR5x -7500DDR3L -1333DDR3L-1600DDR3L-1866DDR3-1866、DDR4 -2400DDR4-2400DDR4-1600DDR4-3200LPDDR5-5500
Max DRAM channels per APU21212
Max stock DRAM bandwidth (GB/s) per APU29.86634.13238.40046.93268.256102.40083.200120.00010.66612.80014.93319.20038.40012.80051.20088.000
GPU microarchitectureTeraScale 2 (VLIW5)TeraScale 3 (VLIW4)GCN 2nd genGCN 3rd genGCN 第5世代[4]RDNA 2RDNA 3TeraScale 2 (VLIW5)GCN 2nd genGCN 第3世代[4]GCN 5th genRDNA 2
GPU instruction setTeraScale命令セットGCN命令セットRDNA命令セットTeraScale命令セットGCN命令セットRDNA命令セット
Max stock GPU base clock (MHz)60080084486611081250140021002400400538600？847900120060013001900
Max stock GPU base GFLOPS [g]480614.4648.1886.71134.517601971.22150.43686.4102.486？？？345.6460.8230.41331.2486.4
3D engine [h]Up to 400:20:8Up to 384:24:6Up to 512:32:8Up to 704:44:16 [5]Up to 512:32:8768:48:8128:8:480:8:4128:8:4Up to 192:12:8Up to 192:12:4192:12:4Up to 512:?:?128:?:?
IOMMUv1IOMMUv2IOMMUv1？IOMMUv2
Video decoderUVD 3.0UVD 4.2UVD 6.0VCN 1.0 [6]VCN 2.1 [7]VCN 2.2 [7]VCN 3.1？UVD 3.0UVD 4.0UVD 4.2UVD 6.2VCN 1.0VCN 3.1
ビデオエンコーダー—VCE 1.0VCE 2.0VCE 3.1—VCE 2.0VCE 3.4
AMD Fluid Motionなしありなしなしありなし
GPU省電力PowerPlayPowerTunePowerPlayPowerTune [8]
TrueAudio—あり[9]？—あり
FreeSync1
2		1
2
HDCP [i]？1.42.22.3？1.42.22.3
PlayReady [i]—3.0未対応—3.0未対応
対応ディスプレイ[j]2～32～433（デスクトップ）
4（モバイル、組み込み）		42344
/drm/radeon[k] [11] [12]あり—あり—
/drm/amdgpu[k] [13]—あり[14]—あり[14]
  1. ^ For FM2+ Excavator models: A8-7680, A6-7480 & Athlon X4 845.
  2. ^ A PC would be one node.
  3. ^ An APU combines a CPU and a GPU. Both have cores.
  4. ^ Requires firmware support.
  5. ^ ab Requires firmware support.
  6. ^ No SSE4. No SSSE3.
  7. ^ Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.
  8. ^ Unified shaders  : texture mapping units  : render output units
  9. ^ ab To play protected video content, it also requires card, operating system, driver, and application support. A compatible HDCP display is also needed for this. HDCP is mandatory for the output of certain audio formats, placing additional constraints on the multimedia setup.
  10. ^ 2台以上のディスプレイに映像を出力するには、追加のパネルがネイティブでDisplayPortをサポートしている必要があります。[10]または、アクティブなDisplayPort-DVI/HDMI/VGAアダプターを使用することもできます。
  11. ^ ab DRM（Direct Rendering Manager）はLinuxカーネルのコンポーネントです。この表のサポートは最新バージョンを参照しています。

参照

  1. ^ 「AMD、第7世代APUを発表：ノートPC向けBristol RidgeとStoney RidgeのExcavator mk2」、2016年5月31日。 2020年1月3日閲覧。
  2. ^ 「AMDモバイル「Carrizo」ファミリーAPU、2015年にパフォーマンスとエネルギー効率の大幅な向上を実現」（プレスリリース）。2014年11月20日。2015年2月16日閲覧
  3. ^ 「モバイルCPU比較ガイド Rev. 13.0 5ページ：AMDモバイルCPU全リスト」TechARP.com 。 2017年12月13日閲覧。
  4. ^ 「OpenCLドライバーでAMD VEGA10およびVEGA11 GPUを発見」VideoCardz.com 。2017年6月6日閲覧
  5. ^ Cutress, Ian (2018年2月1日). 「ZenコアとVega：AM4向けRyzen APU – CESでのAMD Tech Day：2018年のロードマップ公開、Ryzen APU、12nmのZen+、7nmのVega」. Anandtech . 2018年2月7日閲覧.
  6. ^ Larabel, Michael (2017年11月17日). 「Radeon VCNエンコードのサポートがMesa 17.4 Gitに登場」. Phoronix . 2017年11月20日閲覧
  7. ^ ab 「AMD Ryzen 5000G「Cezanne」APU、初の高解像度ダイショットを公開、180mm2のパッケージに107億個のトランジスタを搭載」wccftech . 2021年8月12日. 2021年8月25日閲覧.
  8. ^ Tony Chen、Jason Greaves、「AMDのGraphics Core Next（GCN）アーキテクチャ」（PDF）、AMD 、 2016年8月13日閲覧.
  9. ^ 「AMD Kaveriアーキテクチャの技術的考察」Semi Accurate . 2014年7月6日閲覧.
  10. ^ 「AMD Radeon™ HD 5000、HD 6000、HD 7000シリーズグラフィックスカードに3台以上のモニターを接続するにはどうすればよいですか？」AMD . 2014年12月8日閲覧
  11. ^ Airlie, David (2009年11月26日). 「Linuxカーネル2.6.33にメインライン化されたKMSドライバでDisplayPortがサポートされる」。2016年1月16日閲覧。
  12. ^ 「Radeon機能マトリックス」。freedesktop.org 。 2016年1月10日閲覧。
  13. ^ Deucher, Alexander (2015年9月16日). 「XDC2015: AMDGPU」(PDF) 。2016年1月16日閲覧。
  14. ^ ab Michel Dänzer (2016年11月17日). 「[ANNOUNCE] xf86-video-amdgpu 1.2.0」。lists.x.org 。
  • ソケットFS1設計仕様
スタブアイコン

このコンピューターハードウェアの記事はスタブです。拡張することでWikipediaに貢献できます。

「https://en.wikipedia.org/w/index.php?title=Socket_FT1&oldid=1211251096」より取得