ソフトマイクロプロセッサ

ソフトマイクロプロセッサ（ソフトコアマイクロプロセッサ、またはソフトプロセッサとも呼ばれる）は、ロジック合成を用いて完全に実装できるマイクロプロセッサコアである。プログラマブルロジックを搭載した様々な半導体デバイス（FPGA、CPLDなど）を介して実装することができ、ハイエンド向けからコモディティ向けまで様々なバリエーションが存在する。^[1]

ほとんどのシステムは、ソフトプロセッサを使用する場合でも、1つのソフトプロセッサのみを使用します。しかし、一部の設計者は、FPGAに収まる限り多くのソフトコアをタイル状に配置します。^[2]このようなマルチコアシステムでは、あまり使用されないリソースをクラスター内のすべてのコア間で共有できます。

多くの人はFPGAにソフトマイクロプロセッサを1つだけ搭載しますが、十分に大きなFPGAは2つ以上のソフトマイクロプロセッサを搭載できるため、マルチコアプロセッサを実現できます。1つのFPGAに搭載できるソフトプロセッサの数は、FPGAのサイズによってのみ制限されます。^[3]数十または数百のソフトマイクロプロセッサを1つのFPGAに搭載している人もいます。^[4]^[5]^[6]^[7]^[8]これは、コンピューティングにおいて大規模な並列処理を実装する1つの方法であり、インメモリコンピューティングにも同様に応用できます。

FPGAに実装されたソフトマイクロプロセッサとその周辺機器は、ディスクリートプロセッサよりも陳腐化の影響を受けにくい。^[9]^[10]^[11]

コア比較

プロセッサ	開発者	オープンソース	バスサポート	注記	プロジェクトホーム	説明言語
ARM命令セットアーキテクチャに基づく
アンバー	コナー・サンティフォート	LGPLv2.1	ウィッシュボーン	ARMv2a 3段または5段パイプライン	Opencoresのプロジェクトページ	ベリログ
皮質M1	アーム	いいえ	[6]	70～200 MHz、32ビットRISC	[7]	ベリログ
AVR命令セットアーキテクチャに基づく
ナブレ	セバスチャン・ブルドーデュック	はい	ダイレクトSRAM	Atmel AVR互換8ビットRISC	Opencoresのプロジェクトページ	ベリログ
pAVR	ドル・クトゥレラ	はい		Atmel AVR互換8ビットRISC	Opencoresのプロジェクトページ	VHDL
ソフトAVRコア	アンドラス・パル	はい	標準 AVR バス (コア結合 I/O、同期 SRAM、同期プログラム ROM)	Atmel AVR互換の8ビットRISC（最大AVR5）、周辺機器およびSoC機能を含む	Opencoresのプロジェクトページ	ベリログ
MicroBlaze命令セットアーキテクチャに基づく
AEMB	ショーン・タン	はい	ウィッシュボーン	MicroBlaze EDK 3.2 互換	AEMB	ベリログ
マイクロブレイズ	ザイリンクス	いいえ	PLB、OPB、FSL、LMB、AXI4		ザイリンクスマイクロブレイズ
オープンファイア	バージニア工科大学CCMラボ	はい	OPB、FSL	MicroBlazeとバイナリ互換	[8] ^[12]	ベリログ
シークレットブレイズ	LIRMM、モンペリエ大学 / CNRS	はい	ウィッシュボーン	MicroBlaze ISA、VHDL	シークレットブレイズ	VHDL
MCS-51命令セットアーキテクチャに基づく
MCL51	マイクロコアラボ	はい	超小型マイクロシーケンサベースの8051コア	312 個の Artix-7 LUT。クアッドコア 8051 バージョンは 1227 個の LUT。	MCL51コア
TSK51/52	アルティウム	ロイヤリティフリー	ウィッシュボーン/インテル 8051	8ビットIntel 8051命令セット互換、低クロックサイクルの代替	Altium Wiki の組み込み設計
MIPS命令セットアーキテクチャに基づく
ベリ	ケンブリッジ大学	BSD		ミップス	プロジェクトページ	ブルースペック
ドスマティック	ルネ・ドス	CC BY-NC 3.0、ただし商用利用の場合はライセンス料を支払う必要があります。	パイプラインバス	MIPS I命令セットパイプラインステージ	ドスマティック	VHDL
TSK3000A	アルティウム	ロイヤリティフリー	ウィッシュボーン	32ビットR3000スタイル RISC 改良ハーバードアーキテクチャ CPU	Altium Wiki の組み込み設計
PicoBlaze命令セットアーキテクチャに基づく
パコブレイズ	パブロ・ブレイヤー	はい		PicoBlazeプロセッサと互換性あり	パコブレイズ	ベリログ
ピコブレイズ	ザイリンクス	いいえ			ザイリンクスピコブレイズ	VHDL、Verilog
RISC-V命令セットアーキテクチャに基づく
f32c	ザグレブ大学	BSD	AXI、SDRAM、SRAM	32ビット、RISC-V / MIPS ISAサブセット（再ターゲット可能）、GCCツールチェーン	f32c	VHDL
ネオRV32	ステファン・ノルティング	BSD	ウィッシュボーン b4、AXI4	rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei]、RISC-V準拠、CPUとSoCが利用可能、高度にカスタマイズ可能、GCCツールチェーン	GitHub オープンコア	VHDL
ベックスリスク	脊髄HDL	はい	AXI4 / アバロン	32 ビット、RISC-V、 Artix 7 で最大 340 MHz。最大 1.44 DMIPS/MHz。	https://github.com/SpinalHDL/VexRiscv	VHDLVerilog（SpinalHDL）
SPARC命令セットアーキテクチャに基づく
レオン2(-FT)	ESA	はい	アンバ2	SPARC V8	ESA	VHDL
レオン3/4	エアロフレックスガイスラー	はい	アンバ2	SPARC V8	エアロフレックスガイスラー	VHDL
オープンピトン	プリンストンパラレルグループ	はい		メニーコア SPARC V9	オープンピトン	ベリログ
オープンSPARC T1	太陽	はい		64ビット	OpenSPARC.net	ベリログ
タカス/PIPE5	テムライブラリ	はい	パイプラインバス	SPARC V8	テムリブ	VHDL
x86命令セットアーキテクチャに基づく
CPU86	HTラボ	はい		VHDLでの8088互換CPU	CPU86	VHDL
MCL86	マイクロコアラボ	はい	8088 BIUが提供されます。その他は簡単に作成できます。	マイクロシーケンサを用いて実装されたサイクル精度の8088/8086。Kintex-7の使用率は2%未満。	MCL86コア
s80x86	ジェイミー・アイルズ	GPLv3	カスタム	80186互換GPLv3コア	s80x86	システムVerilog
ゼット	ゼウス・ゴメス・マルモレホ	はい	ウィッシュボーン	x86 PCクローン	ゼット	ベリログ
あお486	アレクサンデル・オスマン	3条項BSD	アバロン	i486 SX互換コア	あお486	ベリログ
PowerPC/Power命令セットアーキテクチャに基づく
パワーPC 405S	IBM	いいえ	コアコネクト	32ビット PowerPC v.2.03 ブックE	IBM	ベリログ
パワーPC 440S	IBM	いいえ	コアコネクト	32ビット PowerPC v.2.03 ブックE	IBM	ベリログ
パワーPC 470S	IBM	いいえ	コアコネクト	32 ビット PowerPC v.2.05 ブック E	IBM	ベリログ
マイクロワット	IBM/OpenPOWER	CC-BY 4.0	ウィッシュボーン	64ビットPowerISA 3.0の概念実証	マイクロワット @ Github	VHDL
チゼルワット	IBM/OpenPOWER	CC-BY 4.0	ウィッシュボーン	64ビットPowerISA3.0	チゼルワット @ Github	ノミ
リブレSOC	Libre-SoC.org	BSD/LGPLv2+	ウィッシュボーン	64ビットPowerISA 3.0。CPU/GPU/VPU実装とカスタムベクター命令	Libre-SoC.org	Python/nMigen
A2I	IBM/OpenPOWER	CC-BY 4.0	カスタムPBus	64ビットPowerPC 2.6ブックE。コアの順序	A2I @ Github	VHDL
A2O	IBM/OpenPOWER	CC-BY 4.0	カスタムPBus	64ビットPowerPC 2.7ブックE.アウトオブオーダーコア	A2O @ GitHub	ベリログ
その他のアーキテクチャ
アーク	ARCインターナショナル、シノプシス	いいえ		16/32/64ビット ISA RISC	デザインウェアARC	ベリログ
エリック5	エントナーエレクトロニクス	いいえ		9ビットRISC、非常に小型、C言語でプログラム可能	ERIC5 2016年3月5日アーカイブ - Wayback Machine	VHDL
H2 CPU	リチャード・ジェームズ・ハウ	マサチューセッツ工科大学	カスタム	16ビットスタックマシン、Forthを直接実行するように設計、小型	H2 CPU	VHDL
インスタントSoC	FPGAコア	いいえ	カスタム	32ビットRISC-V M拡張、C++で定義されたSoC	インスタントSoC	VHDL
ジョップ	マーティン・シェーベル	はい	SimpCon / Wishbone（拡張機能）	スタック指向、ハードリアルタイムサポート、Javaバイトコードを直接実行	ジョップ	VHDL
ラティスマイクロ8	格子	はい	ウィッシュボーン		ラティスマイクロ8	ベリログ
ラティスMico32	格子	はい	ウィッシュボーン		ラティスMico32	ベリログ
LXP32	アレックス・クズネツォフ	マサチューセッツ工科大学	ウィッシュボーン	32ビット、3段パイプライン、ブロックRAMベースのレジスタファイル	lxp32	VHDL
MCL65	マイクロコアラボ	はい	超小型マイクロシーケンサベースの6502コア	252個のSpartan-7 LUT。クロックサイクル精度。	MCL65コア
MRISC32-A1	マーカス・ギールナード	はい	ウィッシュボーン、B4/パイプライン	MRISC32 ISAを実装した32ビットRISC/ベクターCPU	MRISC32	VHDL
NEO430	ステファン・ノルティング	はい	ウィッシュボーン（アバロン、AXI4-Lite）	16ビットMSP430 ISA互換、非常に小型、多くの周辺機器、高度なカスタマイズが可能	NEO430	VHDL
ニオス、ニオス II	アルテラ	いいえ	アバロン		アルテラ Nios II	ベリログ
オープンRISC	オープンコア	はい	ウィッシュボーン	32 ビット; ASIC、Actel、Altera、Xilinx FPGA で実行。	[9]	ベリログ
スパルタンMC	ダルムシュタット工科大学 / ドレスデン工科大学	はい	カスタム（AXIサポートは開発中）	18 ビット ISA (GNU Binutils / GCC サポートは開発中)	スパルタンMC	ベリログ
シンピック12	ミゲル・アンヘル・アホ・ペラヨ	マサチューセッツ工科大学		PIC12F互換、ゲート単位でプログラム合成	nbee.es	VHDL
xr16	ジャン・グレイ	いいえ	XSOC抽象バス	16ビットRISC CPUとSoCがCircuit Cellar Magazine #116-118に掲載されました	XSOC/xr16	概略図
ヤセップ	ヤン・ギドン	AGPLv3	ダイレクトSRAM	16 または 32 ビット、VHDL の RTL とJSの asm 、マイクロコントローラのサブセット: 準備完了	yasep.org（Firefoxが必要）	VHDL
ジップCPU	ギッセルクイストテクノロジー	GPLv3	ウィッシュボーン、B4/パイプライン	FPGAリソースの使用を最小限に抑えることを目的とした32ビットCPU	zipcpu.com	ベリログ
ZPU	ジリンAS	はい	ウィッシュボーン	スタックベースのCPU、構成可能な16/32ビットデータパス、eCosサポート	ザイリンCPU	VHDL
RISC5	ニクラウス・ヴィルト	はい	カスタム	エディタとコンパイラを含む完全なグラフィカルOberonシステムを実行します。ソフトウェアは同一のFPGAボード上で開発・実行できます。	www.projectoberon.com/	ベリログ

参照

参考文献

^ 記事タイトル「Zet ソフトコアが Windows 3.0 を実行」Andrew Felch 著 2011
^ 「Embedded.com - FPGAアーキテクチャ「A」から「Z」まで：パート2」。2007年10月8日時点のオリジナルよりアーカイブ。 2012年8月18日閲覧。「FPGAアーキテクチャ AからZまで」クライブ・マックスフィールド著 2006
^ MicroBlaze ソフトプロセッサ: よくある質問アーカイブ 2011-10-27 at the Wayback Machine
^ イシュトヴァーン・ヴァサーニ。「FPGA へのプロセッサアレイの実装」。 1998年。 [1]
^ Zhoukun WANGとOmar HAMMAMI. 「ネットワークオンチップを備えた24プロセッサシステムオンチップFPGA設計」. [2]
^ ジョン・ケント「Micro16アレイ - シンプルなCPUアレイ」[3]
^ キット・イートン「1,000コアCPUの実現：将来のデスクトップはスーパーコンピュータになる」2011年。[4]
^ 「科学者らが1,000個以上のコアを1つのチップに詰め込む」2011年。[5] 2012年3月5日アーカイブ、Wayback Machine
^ Joe DeLaere. 「マイクロコントローラをMAX 10 FPGAに置き換える7つの理由」(PDF)。
^ John Swan、Tomek Krzyzak (2008). 「FPGAを用いたマイクロプロセッサの陳腐化回避」. 2016年10月13日時点のオリジナルよりアーカイブ。
^ スタッフ (2010年2月3日). 「FPGAプロセッサIPのサポートが必要」. Electronics Weekly . 2019年4月3日閲覧。
^ 「概要::OpenFireプロセッサコア::OpenCores」。

外部リンク

FPGA用ソフトCPUコア
12種類のソフトマイクロプロセッサの詳細な比較
FPGA CPUニュース
Freedom CPUのウェブサイト
Opencores.org のマイクロプロセッサコア (「プロセッサ」タブを展開)
NikTech 32 ビット RISC マイクロプロセッサ MANIK。

[1] 記事タイトル「Zet ソフトコアが Windows 3.0 を実行」Andrew Felch 著 2011

[2] 「Embedded.com - FPGAアーキテクチャ「A」から「Z」まで：パート2」。2007年10月8日時点のオリジナルよりアーカイブ。 2012年8月18日閲覧。「FPGAアーキテクチャ AからZまで」クライブ・マックスフィールド著 2006

[3] MicroBlaze ソフトプロセッサ: よくある質問アーカイブ 2011-10-27 at the Wayback Machine

[4] イシュトヴァーン・ヴァサーニ。「FPGA へのプロセッサアレイの実装」。 1998年。 [1]

[5] Zhoukun WANGとOmar HAMMAMI. 「ネットワークオンチップを備えた24プロセッサシステムオンチップFPGA設計」. [2]

[6] ジョン・ケント「Micro16アレイ - シンプルなCPUアレイ」[3]

[7] キット・イートン「1,000コアCPUの実現：将来のデスクトップはスーパーコンピュータになる」2011年。[4]

[8] 「科学者らが1,000個以上のコアを1つのチップに詰め込む」2011年。[5] 2012年3月5日アーカイブ、Wayback Machine

[9] Joe DeLaere. 「マイクロコントローラをMAX 10 FPGAに置き換える7つの理由」(PDF)。

[10] John Swan、Tomek Krzyzak (2008). 「FPGAを用いたマイクロプロセッサの陳腐化回避」. 2016年10月13日時点のオリジナルよりアーカイブ。

[11] スタッフ (2010年2月3日). 「FPGAプロセッサIPのサポートが必要」. Electronics Weekly . 2019年4月3日閲覧。

[12] 「概要::OpenFireプロセッサコア::OpenCores」。