トランジスタ数

Number of transistors in a device

トランジスタ数は、電子デバイス（通常は単一の基板またはシリコンダイ上）内のトランジスタの数です。これは、集積回路の複雑さを測る最も一般的な指標です（ただし、最新のマイクロプロセッサのトランジスタの大部分は、同じメモリセル回路が多数複製されたキャッシュメモリに格納されています）。MOSトランジスタ数の増加率は、一般的にムーアの法則に従います。ムーアの法則によれば、トランジスタ数は約2年ごとに倍増します。ただし、トランジスタ数はダイ面積に正比例するため、対応する製造技術の進歩を示すものではありません。より適切な指標は、半導体のトランジスタ数とダイ面積の比であるトランジスタ密度です。

記録

2023 年現在^[update]、フラッシュメモリにおけるトランジスタ数が最も多いのは、 5.3兆個のフローティングゲート MOSFET（トランジスタあたり3ビット）を備えた、Micronの 2テラバイト（3D スタック）16 ダイ、232 層V-NANDフラッシュメモリ チップです。   

2020年現在、シングルチッププロセッサにおけるトランジスタ数が最も多いのは、セレブラス社のディープラーニングプロセッサ「Wafer Scale Engine 2」^[update]です。このプロセッサは、 TSMCの7nm FinFETプロセスを用いて製造され、ウェハ上の84個の露出領域（ダイ）に2.6兆個のMOSFETを搭載しています。 ^{[1] [2] [3] [4] [5]} 

2024 年現在^[update]、トランジスタ数が最も多いGPUは、 TSMCのカスタム 4NP プロセス ノード上に構築され、合計 2080 億個の MOSFET を備え たNvidiaのBlackwellベースの B100 アクセラレータです。

2025年3月時点で、民生用マイクロプロセッサのトランジスタ数が最も多いのは、TSMCの3nm半導体製造プロセスを使用して製造されたAppleのARMベースのデュアルダイM3 Ultra SoCの^[update]1840億個のトランジスタである。^{[引用が必要]} 

年	成分	名前	MOSFETの数 （兆）	備考
2022	フラッシュメモリ	マイクロンのV-NANDモジュール	5.3	16個の232層3D NANDダイを積層したパッケージ
2020	任意のプロセッサ	ウェーハスケールエンジン2	2.6	84個の露出フィールド（ダイ）のウェーハスケール設計
2024	グラフィック	エヌビディアB100	0.208	2つのレチクル制限ダイを使用し、それぞれ1040億個のトランジスタを結合して、1つの大きなモノリシックシリコン片として機能します。
2025	マイクロプロセッサ （コンシューマー）	アップル M3 ウルトラ	0.184	高速ブリッジで結合された2つのダイを使用したSoC
2020	DLP	コロッサスMk2 GC200	0.059	CPUやGPUとは対照的にIPU [a] (Intelligence Processing Unit)

多数の集積回路で構成されるコンピュータシステムに関して言えば、2016年の時点でトランジスタ数が最も多いスーパーコンピュータ^[update]は中国設計のSunway TaihuLightで、すべてのCPU/ノードを合わせると「ハードウェアの処理部に約400兆個のトランジスタ」があり、「DRAMには約12京個のトランジスタが含まれており、これはすべてのトランジスタの約97%を占めている」とのことだ。^[6]比較すると、2018年の時点で米粒ほどしかない最も小さなコンピュータは^[update]、トランジスタ数が約10万個だった。初期の実験的なソリッドステートコンピュータは、トランジスタ数がわずか130個だったが、大量のダイオードロジックを使用していた。最初のカーボンナノチューブコンピュータは178個のトランジスタで、1ビットの1 命令セットコンピュータだったが、後のものは16ビット（ただし命令セットは32ビットのRISC-V）である。

イオントランジスタチップ（「水ベース」アナログ限定プロセッサ）には、最大数百個のトランジスタが搭載されています。^[7]

製造されたトランジスタの総数の推定値:

• 2014年まで：2.9 × 10 ²¹
• 2018年まで：1.3 × 10 ^{22 [8] [9]}

トランジスタ数

マイクロプロセッサのMOSトランジスタ数と導入時期の関係を示すグラフ。この曲線は、ムーアの法則に従い、トランジスタ数が2年ごとに倍増していることを示しています。

マイクロプロセッサ

マイクロプロセッサは、コンピュータの中央処理装置（CPU）の機能を単一の集積回路に統合したものです。デジタルデータを入力として受け取り、メモリに保存された命令に従って処理し、結果を出力として提供する、多目的かつプログラム可能なデバイスです。

1960年代のMOS集積回路技術の発展は、最初のマイクロプロセッサの開発につながりました。^{[10] 1970年に}ギャレット・エイ・リサーチ社がアメリカ海軍のF-14トムキャット戦闘機向けに開発した20ビットのMP944は、設計者のレイ・ホルトによって最初のマイクロプロセッサとされています。^[11]これは6つのMOSチップで構成されたマルチチップ・マイクロプロセッサでした。しかし、海軍では1998年まで機密扱いでした。 1971年に発売された4ビットのIntel 4004は、最初のシングルチップ・マイクロプロセッサでした。

現代のマイクロプロセッサには通常、オンチップキャッシュメモリが搭載されています。これらのキャッシュメモリに使用されるトランジスタの数は、マイクロプロセッサのロジックを実装するために使用されるトランジスタの数（つまり、キャッシュメモリを除く）をはるかに上回ります。例えば、最新のDEC Alphaチップでは、トランジスタの90%がキャッシュメモリに使用されています。^[12]

プロセッサ	トランジスタ数	年	デザイナー	プロセス ( nm )	面積（mm 2）	トランジスタ 密度 （tr./mm 2）
MP944（20ビット、6チップ、合計28チップ）	74,442 (ROMとRAMを除く5,360) [13] [14]	1970年[11] [b]	ギャレットAiResearch	?	?	?
Intel 4004 (4 ビット、16 ピン)	2,250	1971	インテル	10,000 nm	12 mm 2	188
TMX 1795（8ビット、24ピン）	3,078 [15]	1971	テキサス・インスツルメンツ	?	30.64 mm 2	100.5
Intel 8008 (8 ビット、18 ピン)	3,500	1972	インテル	10,000 nm	14 mm 2	250
NEC μCOM-4（4ビット、42ピン）	2,500 [16] [17]	1973	NEC	7,500 nm [18]	?	?
東芝 TLCS-12 (12 ビット)	11,000人以上[19]	1973	東芝	6,000 nm	32.45 mm 2	340以上
Intel 4040 (4ビット、16ピン)	3,000	1974	インテル	10,000 nm	12 mm 2	250
Motorola 6800（8ビット、40ピン）	4,100	1974	モトローラ	6,000 nm	16 mm 2	256
Intel 8080 (8 ビット、40 ピン)	6,000	1974	インテル	6,000 nm	20 mm 2	300
TMS 1000（4ビット、28ピン）	8,000 [c]	1974年[20]	テキサス・インスツルメンツ	8,000 nm	11 mm 2	730
HP ナノプロセッサ (8 ビット、40 ピン)	4639 [d] [21]	1974	ヒューレット・パッカード	?	19 mm 2	?
MOSテクノロジー6502（8ビット、40ピン）	4,528 [e] [22]	1975	MOSテクノロジー	8,000 nm	21 mm 2	216
Intersil IM6100（12ビット、40ピン、PDP-8のクローン）	4,000	1975	インターシル	?	?	?
CDP 1801 (8 ビット、2 チップ、40 ピン)	5,000	1975	RCA	?	?	?
RCA 1802（8ビット、40ピン）	5,000	1976	RCA	5,000 nm	27 mm 2	185
Zilog Z80 (8 ビット、4 ビットALU、40 ピン)	8,500 [女性]	1976	ジログ	4,000 nm	18 mm 2	470
Intel 8085 (8 ビット、40 ピン)	6,500	1976	インテル	3,000 nm	20 mm 2	325
TMS9900 (16ビット)	8,000	1976	テキサス・インスツルメンツ	?	?	?
Bellmac-8（8ビット）	7,000	1977	ベル研究所	5,000 nm	?	?
Motorola 6809（8ビット、一部16ビット機能付き、40ピン）	9,000	1978	モトローラ	5,000 nm	21 mm 2	430
Intel 8086 (16 ビット、40 ピン)	29,000 [23]	1978	インテル	3,000 nm	33 mm 2	880
Zilog Z8000 (16ビット)	17,500 [24]	1979	ジログ	5,000～6,000 nm（設計ルール）	39.31 mm 2 (238x256 ミル2 )	445
Intel 8088 (16ビット、8ビットデータバス)	29,000	1979	インテル	3,000 nm	33 mm 2	880
Motorola 68000（16/32ビット、32ビットレジスタ、16ビット ALU）	6万8000 [25]	1979	モトローラ	3,500 nm	44 mm 2	1,550
Intel 8051 (8 ビット、40 ピン)	5万	1980	インテル	?	?	?
WDC 65C02	11,500 [26]	1981	WDC	3,000 nm	6 mm 2	1,920
ROMP（32ビット）	4万5000	1981	IBM	2,000 nm	58.52 mm 2	770
Intel 80186 (16 ビット、68 ピン)	55,000	1982	インテル	3,000 nm	60 mm 2	920
Intel 80286 (16 ビット、68 ピン)	134,000	1982	インテル	1,500 nm	49 mm 2	2,730
WDC 65C816 (8/16ビット)	2万2000 [27]	1983	WDC	3,000 nm [28]	9 mm 2	2,400
NEC V20	63,000	1984	NEC	?	?	?
Motorola 68020 (32 ビット; 114 ピン使用)	19万[29]	1984	モトローラ	2,000 nm	85 mm 2	2,200
Intel 80386 (32 ビット、132 ピン、キャッシュなし)	27万5000	1985	インテル	1,500 nm	104 mm 2	2,640
ARM 1 (32 ビット、キャッシュなし)	2万5000 [29]	1985	どんぐり	3,000 nm	50 mm 2	500
Novix NC4016 (16ビット)	16,000 [30]	1985年[31]	ハリスコーポレーション	3,000 nm [32]	?	?
SPARC MB86900 (32 ビット、キャッシュなし)	11万[33]	1986	富士通	1,200 nm	?	?
NEC V60 [34] (32ビット; キャッシュなし)	37万5000	1986	NEC	1,500 nm	?	?
ARM 2 (32 ビット、84 ピン、キャッシュなし)	27,000 [35] [29]	1986	どんぐり	2,000 nm	30.25 mm 2	890
Z80000 (32 ビット; 非常に小さいキャッシュ)	91,000	1986	ジログ	?	?	?
NEC V70 [34] (32 ビット、キャッシュなし)	385,000	1987	NEC	1,500 nm	?	?
日立Gmicro/200 [36]	73万	1987	日立	1,000 nm	?	?
Motorola 68030 (32 ビット、非常に小さなキャッシュ)	27万3000	1987	モトローラ	800 nm	102 mm 2	2,680
TI Explorerの32ビットLisp マシンチップ	55万3000 [37]	1987	テキサス・インスツルメンツ	2,000 nm [38]	?	?
DEC WRL マルチタイタン	18万[39]	1988	12月 WRL	1,500 nm	61 mm 2	2,950
Intel i960 (32 ビット、33 ビット メモリ サブシステム、キャッシュなし)	25万[40]	1988	インテル	1,500 nm [41]	?	?
Intel i960CA (32 ビット、キャッシュ)	60万[41]	1989	インテル	800 nm	143 mm 2	4,200
Intel i860 (32/64 ビット、128 ビットSIMD、キャッシュ、VLIW )	1,000,000 [42]	1989	インテル	?	?	?
Intel 80486（32ビット、8KBキャッシュ）	1,180,235	1989	インテル	1,000 nm	173 mm 2	6,822
ARM 3 (32 ビット、4 KB キャッシュ)	31万	1989	どんぐり	1,500 nm	87 mm 2	3,600
POWER1（9チップモジュール、72 kBのキャッシュ）	690万[43]	1990	IBM	1,000 nm	1,283.61 mm 2	5,375
Motorola 68040（32ビット、8KBキャッシュ）	1,200,000	1990	モトローラ	650 nm	152 mm 2	7,900
R4000（64ビット、16KBのキャッシュ）	1,350,000	1991	ミップス	1,000 nm	213 mm 2	6,340
ARM 6 (32 ビット、この 60 バリアントにはキャッシュなし)	3万5000	1991	アーム	800 nm	?	?
日立 SH-1 (32 ビット、キャッシュなし)	60万[44]	1992年[45]	日立	800 nm	100 mm 2	6,000
Intel i960CF (32ビット、キャッシュ)	90万[41]	1992	インテル	?	125 mm 2	7,200
Alpha 21064 (64 ビット、290 ピン、16 KB のキャッシュ)	1,680,000	1992	12月	750 nm	233.52 mm 2	7,190
日立HARP-1（32ビット、キャッシュ）	280万[46]	1993	日立	500 nm	267 mm 2	10,500
Pentium（32ビット、16KBのキャッシュ）	310万	1993	インテル	800 nm	294 mm 2	10,500
POWER2（8チップモジュール、288 kBのキャッシュ）	23,037,000 [47]	1993	IBM	720 nm	1,217.39 mm 2	18,923
ARM700 (32 ビット; 8 KB キャッシュ)	578,977 [48]	1994	アーム	700 nm	68.51 mm 2	8,451
MuP21（21ビット、[49] 40ピン;ビデオを含む）	7,000 [50]	1994	オフェテ・エンタープライズ	1,200 nm	?	?
Motorola 68060（32ビット、16KBのキャッシュ）	250万	1994	モトローラ	600 nm	218 mm 2	11,500
PowerPC 601 (32 ビット、32 KB のキャッシュ)	2,800,000 [51]	1994	アップル、IBM、モトローラ	600 nm	121 mm 2	23,000
PowerPC 603 (32 ビット、16 KB のキャッシュ)	160万[52]	1994	アップル、IBM、モトローラ	500 nm	84.76 mm 2	18,900
PowerPC 603e (32 ビット、32 KB キャッシュ)	260万[53]	1995	アップル、IBM、モトローラ	500 nm	98 mm 2	26,500
Alpha 21164 EV5 (64 ビット、112 kB キャッシュ)	930万[54]	1995	12月	500 nm	298.65 mm 2	31,140
SA-110 (32 ビット、32 KB のキャッシュ)	250万[29]	1995	エイコーン、DEC、アップル	350 nm	50 mm 2	5万
Pentium Pro（32ビット、16KBのキャッシュ、[55] L2キャッシュはパッケージ内だが、別のダイに搭載）	550万[56]	1995	インテル	500 nm	307 mm 2	18,000
PA-8000 64ビット、キャッシュなし	3,800,000 [57]	1995	HP	500 nm	337.69 mm 2	11,300
Alpha 21164A EV56 (64 ビット、112 kB キャッシュ)	9,660,000 [58]	1996	12月	350 nm	208.8 mm 2	46,260
AMD K5 (32 ビット、キャッシュ)	430万	1996	AMD	500 nm	251 mm 2	17,000
Pentium II Klamath（32 ビット、64 ビットSIMD、キャッシュ）	750万	1997	インテル	350 nm	195 mm 2	39,000
AMD K6 (32 ビット、キャッシュ)	880万	1997	AMD	350 nm	162 mm 2	54,000
F21 (21 ビット;ビデオなどを含む)	15,000	1997年[50]	オフェテ・エンタープライズ	?	?	?
AVR（8ビット、40ピン、メモリ付き）	140,000（ メモリを除く48,000 [59]）	1997	ノルディックVLSI /アトメル	?	?	?
Pentium II Deschutes（32ビット、大容量キャッシュ）	750万	1998	インテル	250 nm	113 mm 2	6万6000
Alpha 21264 EV6 (64 ビット)	15,200,000 [60]	1998	12月	350 nm	313.96 mm 2	48,400
Alpha 21164PC PCA57 (64 ビット、48 kB キャッシュ)	570万	1998	サムスン	280 nm	100.5 mm 2	56,700
日立SH-4（32ビット、キャッシュ）[61]	320万[62]	1998	日立	250 nm	57.76 mm 2	55,400
ARM 9TDMI（32ビット、キャッシュなし）	11万1000 [29]	1999	どんぐり	350 nm	4.8 mm 2	23,100
Pentium III Katmai (32 ビット、128 ビット SIMD、キャッシュ)	950万	1999	インテル	250 nm	128 mm 2	74,000
エモーションエンジン（64ビット、128ビットSIMD、キャッシュ）	10,500,000 [63] – 13,500,000 [64]	1999	ソニー、東芝	250 nm	239.7 mm 2 [63]	43,800～56,300
Pentium II Mobile Dixon（32ビット、キャッシュ）	27,400,000	1999	インテル	180 nm	180 mm 2	15万2000
AMD K6-III（32ビット、キャッシュ）	21,300,000	1999	AMD	250 nm	118 mm 2	18万1000
AMD K7 (32 ビット、キャッシュ)	22,000,000	1999	AMD	250 nm	184 mm 2	12万
Gekko (32 ビット、大容量キャッシュ)	21,000,000 [65]	2000	IBM、任天堂	180 nm	43 mm 2	490,000（小切手）
Pentium III Coppermine (32 ビット、大規模キャッシュ)	21,000,000	2000	インテル	180 nm	80 mm 2	26万3000
Pentium 4 Willamette（32ビット、大容量キャッシュ）	42,000,000	2000	インテル	180 nm	217 mm 2	194,000
SPARC64 V (64ビット、大容量キャッシュ)	1億9100万[66]	2001	富士通	130 nm [67]	290 mm 2	659,000
Pentium III Tualatin（32 ビット、大容量キャッシュ）	45,000,000	2001	インテル	130 nm	81 mm 2	55万6000
Pentium 4 Northwood（32ビット、大容量キャッシュ）	55,000,000	2002	インテル	130 nm	145 mm 2	379,000
Itanium 2 McKinley（64 ビット、大容量キャッシュ）	2億2000万	2002	インテル	180 nm	421 mm 2	52万3000
Alpha 21364 (64 ビット、946 ピン、SIMD、非常に大きなキャッシュ)	1億5200万[12]	2003	12月	180 nm	397 mm 2	38万3000
AMD K7 Barton（32ビット、大容量キャッシュ）	54,300,000	2003	AMD	130 nm	101 mm 2	53万8000
AMD K8（64ビット、大容量キャッシュ）	1億590万	2003	AMD	130 nm	193 mm 2	548,700
Pentium M Banias (32 ビット)	77,000,000 [68]	2003	インテル	130 nm	83 mm 2	92万8000
Itanium 2 Madison 6M (64 ビット)	4億1000万	2003	インテル	130 nm	374 mm 2	1,096,000
PlayStation 2シングルチップ (CPU + GPU)	53,500,000 [69]	2003年[70]	ソニー、東芝	90 nm [71] 130 nm [72] [73]	86 mm 2	622,100
Pentium 4 Prescott (32 ビット、大容量キャッシュ)	1億1200万	2004	インテル	90 nm	110 mm 2	1,018,000
Pentium M Dothan (32 ビット)	1億4400万[74]	2004	インテル	90 nm	87 mm 2	1,655,000
SPARC64 V+（64ビット、大容量キャッシュ）	4億[75]	2004	富士通	90 nm	294 mm 2	1,360,000
Itanium 2 (64 ビット; 9  MBキャッシュ)	5億9200万	2004	インテル	130 nm	432 mm 2	1,370,000
Pentium 4 Prescott-2M（32ビット、大容量キャッシュ）	1億6900万	2005	インテル	90 nm	143 mm 2	1,182,000
Pentium D Smithfield（64ビット、大容量キャッシュ）	2億2800万	2005	インテル	90 nm	206 mm 2	1,107,000
Xenon（64ビット、128ビットSIMD、大容量キャッシュ）	1億6500万	2005	IBM	90 nm	?	?
セル（32ビット、キャッシュ）	2億5000万[76]	2005	ソニー、IBM、東芝	90 nm	221 mm 2	1,131,000
Pentium 4 Cedar Mill (32 ビット、大容量キャッシュ)	1億8400万	2006	インテル	65 nm	90 mm 2	2,044,000
Pentium D Presler（64ビット、大容量キャッシュ）	3億6200万[77]	2006	インテル	65 nm	162 mm 2	2,235,000
Core 2 Duo Conroe（デュアルコア 64 ビット、大容量キャッシュ）	2億9100万	2006	インテル	65 nm	143 mm 2	2,035,000
デュアルコアItanium 2 (64 ビット、SIMD、大容量キャッシュ)	17億[78]	2006	インテル	90 nm	596 mm 2	2,852,000
AMD K10クアッドコア 2M L3 (64 ビット、大容量キャッシュ)	4億6300万[79]	2007	AMD	65 nm	283 mm 2	1,636,000
ARM Cortex-A9 (32 ビット、(オプション) SIMD、キャッシュ)	26,000,000 [80]	2007	アーム	45 nm	31 mm 2	839,000
Core 2 Duo Wolfdale（デュアルコア 64 ビット、SIMD、キャッシュ）	4億1100万	2007	インテル	45 nm	107 mm 2	3,841,000
POWER6 (64 ビット、大容量キャッシュ)	7億8900万	2007	IBM	65 nm	341 mm 2	2,314,000
Core 2 Duo Allendale（デュアルコア 64 ビット、SIMD、大容量キャッシュ）	1億6900万	2007	インテル	65 nm	111 mm 2	1,523,000
ユニフィア	2億5000万[81]	2007	松下	45 nm	?	?
SPARC64 VI (64ビット、SIMD、大容量キャッシュ)	5億4000万	2007年[82]	富士通	90 nm	421 mm 2	1,283,000
Core 2 Duo Wolfdale 3M（デュアルコア 64 ビット、SIMD、大容量キャッシュ）	2億3000万	2008	インテル	45 nm	83 mm 2	2,771,000
Core i7（クアッドコア 64 ビット、SIMD、大容量キャッシュ）	7億3100万	2008	インテル	45 nm	263 mm 2	2,779,000
AMD K10クアッドコア 6M L3 (64 ビット、SIMD、大容量キャッシュ)	7億5800万[79]	2008	AMD	45 nm	258 mm 2	2,938,000
Atom（32ビット、大容量キャッシュ）	47,000,000	2008	インテル	45 nm	24 mm 2	1,958,000
SPARC64 VII (64 ビット、SIMD、大容量キャッシュ)	6億	2008年[83]	富士通	65 nm	445 mm 2	1,348,000
6コアXeon 7400（64ビット、SIMD、大容量キャッシュ）	19億	2008	インテル	45 nm	503 mm 2	3,777,000
6コアOpteron 2400（64ビット、SIMD、大容量キャッシュ）	9億400万	2009	AMD	45 nm	346 mm 2	2,613,000
SPARC64 VIIIfx (64 ビット、SIMD、大容量キャッシュ)	7億6000万[84]	2009	富士通	45 nm	513 mm 2	1,481,000
Atom ( Pineview ) 64 ビット、1 コア、512 kB L2 キャッシュ	1億2300万[85]	2010	インテル	45 nm	66 mm 2	1,864,000
Atom ( Pineview ) 64 ビット、2 コア、1 MB L2 キャッシュ	1億7600万[86]	2010	インテル	45 nm	87 mm 2	2,023,000
SPARC T3 (16 コア 64 ビット、SIMD、大容量キャッシュ)	1,000,000,000 [87]	2010	サン/オラクル	40 nm	377 mm 2	2,653,000
6コアCore i7 (ガルフタウン)	11億7000万	2010	インテル	32 nm	240 mm 2	4,875,000
POWER7 32M L3 (8 コア 64 ビット、SIMD、大容量キャッシュ)	12億	2010	IBM	45 nm	567 mm 2	2,116,000
クアッドコアz196 [88] (64ビット、非常に大きなキャッシュ)	14億	2010	IBM	45 nm	512 mm 2	2,734,000
クアッドコア Itanium Tukwila (64 ビット、SIMD、大容量キャッシュ)	2,000,000,000 [89]	2010	インテル	65 nm	699 mm 2	2,861,000
Xeon Nehalem-EX (8 コア 64 ビット、SIMD、大容量キャッシュ)	23億[90]	2010	インテル	45 nm	684 mm 2	3,363,000
SPARC64 IXfx (64 ビット、SIMD、大容量キャッシュ)	1,870,000,000 [91]	2011	富士通	40 nm	484 mm 2	3,864,000
クアッドコア + GPU Core i7 (64 ビット、SIMD、大容量キャッシュ)	1,160,000,000	2011	インテル	32 nm	216 mm 2	5,370,000
6 コアCore i7 /8 コア Xeon E5 (Sandy Bridge-E/EP) (64 ビット、SIMD、大容量キャッシュ)	22億7000万[92]	2011	インテル	32 nm	434 mm 2	5,230,000
Xeon Westmere-EX (10 コア 64 ビット、SIMD、大容量キャッシュ)	26億	2011	インテル	32 nm	512 mm 2	5,078,000
Atom「Medfield」（64ビット）	4億3200万[93]	2012	インテル	32 nm	64 mm 2	6,750,000
SPARC64 X (64 ビット、SIMD、キャッシュ)	29億9000万[94]	2012	富士通	28 nm	600 mm 2	4,983,000
AMD Bulldozer (8 コア 64 ビット、SIMD、キャッシュ)	12億[95]	2012	AMD	32 nm	315 mm 2	3,810,000
クアッドコア + GPU AMD Trinity (64 ビット、SIMD、キャッシュ)	1,303,000,000	2012	AMD	32 nm	246 mm 2	5,297,000
クアッドコア + GPU Core i7 Ivy Bridge (64 ビット、SIMD、キャッシュ)	14億	2012	インテル	22 nm	160 mm 2	8,750,000
POWER7+ (8 コア 64 ビット、SIMD、80 MB L3 キャッシュ)	21億	2012	IBM	32 nm	567 mm 2	3,704,000
6コアのzEC12（64ビット、SIMD、大容量キャッシュ）	27億5000万	2012	IBM	32 nm	597 mm 2	4,606,000
Itanium Poulson（8コア、64ビット、SIMD、キャッシュ）	31億	2012	インテル	32 nm	544 mm 2	5,699,000
Xeon Phi (61 コア、32 ビット、512 ビットSIMD、キャッシュ)	5,000,000,000 [96]	2012	インテル	22 nm	720 mm 2	6,944,000
Apple A7（デュアルコア 64/32 ビットARM64、「モバイルSoC」、SIMD、キャッシュ）	1,000,000,000	2013	りんご	28 nm	102 mm 2	9,804,000
6 コアCore i7 Ivy Bridge E (64 ビット、SIMD、キャッシュ)	1,860,000,000	2013	インテル	22 nm	256 mm 2	7,266,000
POWER8 (12 コア、64 ビット、SIMD、キャッシュ)	42億	2013	IBM	22 nm	650 mm 2	6,462,000
Xbox Oneメイン SoC (64 ビット、SIMD、キャッシュ)	5,000,000,000	2013	マイクロソフト、AMD	28 nm	363 mm 2	13,770,000
クアッドコア + GPU Core i7 Haswell (64 ビット、SIMD、キャッシュ)	14億[97]	2014	インテル	22 nm	177 mm 2	7,910,000
Apple A8（デュアルコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	2,000,000,000	2014	りんご	20 nm	89 mm 2	22,470,000
Core i7 Haswell-E (8 コア、64 ビット、SIMD、キャッシュ)	26億[98]	2014	インテル	22 nm	355 mm 2	7,324,000
Apple A8X (3コア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ)	3,000,000,000 [99]	2014	りんご	20 nm	128 mm 2	23,440,000
Xeon Ivy Bridge-EX (15 コア、64 ビット、SIMD、キャッシュ)	43億1000万[100]	2014	インテル	22 nm	541 mm 2	7,967,000
Xeon Haswell-E5 (18 コア、64 ビット、SIMD、キャッシュ)	55億6000万[101]	2014	インテル	22 nm	661 mm 2	8,411,000
クアッドコア + GPU GT2 Core i7 Skylake K (64 ビット、SIMD、キャッシュ)	1,750,000,000	2015	インテル	14 nm	122 mm 2	14,340,000
デュアルコア + GPU Iris Core i7 Broadwell-U (64 ビット、SIMD、キャッシュ)	19億[102]	2015	インテル	14 nm	133 mm 2	14,290,000
Apple A9（デュアルコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	2,000,000,000以上	2015	りんご	14 nm （サムスン）	96 mm 2 （サムスン）	20,800,000以上
				16 nm ( TSMC )	104.5 mm 2 ( TSMC )	19,100,000以上
Apple A9X (デュアルコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ)	30億以上	2015	りんご	16 nm	143.9 mm 2	20,800,000以上
IBM z13 (64 ビット、キャッシュ)	39億9000万	2015	IBM	22 nm	678 mm 2	5,885,000
IBM z13 ストレージ コントローラー	71億	2015	IBM	22 nm	678 mm 2	10,472,000
SPARC M7 (32 コア、64 ビット、SIMD、キャッシュ)	10,000,000,000 [103]	2015	オラクル	20 nm	?	?
Core i7 Broadwell-E（10コア、64ビット、SIMD、キャッシュ）	32億[104]	2016	インテル	14 nm	246 mm 2 [105]	13,010,000
Apple A10 Fusion（クアッドコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	33億	2016	りんご	16 nm	125 mm 2	26,400,000
HiSilicon Kirin 960（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	4,000,000,000 [106]	2016	ファーウェイ	16 nm	110.00 mm 2	36,360,000
Xeon Broadwell-E5 (22 コア、64 ビット、SIMD、キャッシュ)	72億[107]	2016	インテル	14 nm	456 mm 2	15,790,000
Xeon Phi (72 コア、64 ビット、512 ビットSIMD、キャッシュ)	80億	2016	インテル	14 nm	683 mm 2	11,710,000
Zip CPU (32 ビット、FPGA用)	1,286個の6-LUT [108]	2016	ギッセルクイストテクノロジー	?	?	?
Qualcomm Snapdragon 835（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	3,000,000,000 [109] [110]	2016	クアルコム	10 nm	72.3 mm 2	41,490,000
Apple A11 Bionic（ヘキサコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	43億	2017	りんご	10 nm	89.23 mm 2	48,190,000
AMD Zen CCX（コア複合ユニット：4コア、8 MB L3キャッシュ）	14億[111]	2017	AMD	14 nm （GF 14LPP）	44 mm 2	31,800,000
AMD Zeppelin SoC Ryzen（64ビット、SIMD、キャッシュ）	48億[112]	2017	AMD	14 nm	192 mm 2	25,000,000
AMD Ryzen 5 1600 Ryzen（64ビット、SIMD、キャッシュ）	48億[113]	2017	AMD	14 nm	213 mm 2	22,530,000
IBM z14 (64 ビット、SIMD、キャッシュ)	61億	2017	IBM	14 nm	696 mm 2	8,764,000
IBM z14 ストレージ コントローラー(64 ビット)	97億	2017	IBM	14 nm	696 mm 2	13,940,000
HiSilicon Kirin 970（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	55億[114]	2017	ファーウェイ	10 nm	96.72 mm 2	56,900,000
Xbox One X (Project Scorpio)メイン SoC (64 ビット、SIMD、キャッシュ)	7,000,000,000 [115]	2017	マイクロソフト、AMD	16 nm	360 mm 2 [115]	19,440,000
Xeon Platinum 8180 (28 コア、64 ビット、SIMD、キャッシュ)	80億[116]	2017	インテル	14 nm	?	?
Xeon（未指定）	71億[117]	2017	インテル	14 nm	672 mm 2	10,570,000
POWER9 (64 ビット、SIMD、キャッシュ)	80億	2017	IBM	14 nm	695 mm 2	11,500,000
Freedom U500 ベースプラットフォームチップ (E51、4×U54) RISC-V (64ビット、キャッシュ)	2億5000万[118]	2017	サイファイブ	28 nm	約30 mm 2	8,330,000
SPARC64 XII (12 コア、64 ビット、SIMD、キャッシュ)	54億5000万[119]	2017	富士通	20 nm	795 mm 2	6,850,000
Apple A10X Fusion（ヘキサコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	43億[120]	2017	りんご	10 nm	96.40 mm 2	44,600,000
Centriq 2400 (64/32 ビット、SIMD、キャッシュ)	18,000,000,000 [121]	2017	クアルコム	10 nm	398 mm 2	45,200,000
AMD Epyc (32 コア、64 ビット、SIMD、キャッシュ)	192億	2017	AMD	14 nm	768 mm 2	25,000,000
Qualcomm Snapdragon 845（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	53億[122]	2017	クアルコム	10 nm	94 mm 2	56,400,000
Qualcomm Snapdragon 850（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	53億[123]	2017	クアルコム	10 nm	94 mm 2	56,400,000
HiSilicon Kirin 710（オクタコア ARM64「モバイル SoC」、SIMD、キャッシュ）	55億[124]	2018	ファーウェイ	12 nm	?	?
Apple A12 Bionic（ヘキサコアARM64「モバイルSoC」、SIMD、キャッシュ）	69億 [125] [126]	2018	りんご	7 nm	83.27 mm 2	82,900,000
HiSilicon Kirin 980（オクタコア ARM64「モバイル SoC」、SIMD、キャッシュ）	69億[127]	2018	ファーウェイ	7 nm	74.13 mm 2	93,100,000
Qualcomm Snapdragon 8cx / SCX8180（オクタコア ARM64「モバイルSoC」、SIMD、キャッシュ）	85億[128]	2018	クアルコム	7 nm	112 mm 2	75,900,000
Apple A12X Bionic（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	10,000,000,000 [129]	2018	りんご	7 nm	122 mm 2	82,000,000
富士通A64FX (64/32 ビット、SIMD、キャッシュ)	8,786,000,000 [130]	2018年[131]	富士通	7 nm	?	?
Tegra Xavier SoC (64/32ビット)	9,000,000,000 [132]	2018	エヌビディア	12 nm	350 mm 2	25,700,000
Qualcomm Snapdragon 855（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	67億[133]	2018	クアルコム	7 nm	73 mm 2	91,800,000
AMD Zen 2コア (0.5 MB L2 + 4 MB L3 キャッシュ)	4億7500万[134]	2019	AMD	7 nm	7.83 mm 2	60,664,000
AMD Zen 2 CCX（コアコンプレックス：4コア、16 MB L3キャッシュ）	19億[134]	2019	AMD	7 nm	31.32 mm 2	60,664,000
AMD Zen 2 CCD（コアコンプレックスダイ：8コア、32 MB L3キャッシュ）	38億[134]	2019	AMD	7 nm	74 mm 2	51,350,000
AMD Zen 2クライアントI/Oダイ	20億9000万[134]	2019	AMD	12 nm	125 mm 2	16,720,000
AMD Zen 2サーバー I/O ダイ	83億4000万[134]	2019	AMD	12 nm	416 mm 2	20,050,000
AMD Zen 2 Renoirダイ	98億[134]	2019	AMD	7 nm	156 mm 2	62,820,000
AMD Ryzen 7 3700X (64 ビット、SIMD、キャッシュ、I/O ダイ)	5,990,000,000 [135] [g]	2019	AMD	7 nmおよび12 nm （TSMC）	199  (74+125) mm 2	30,100,000
ハイシリコン キリン 990 4G	80億[136]	2019	ファーウェイ	7 nm	90.00 mm 2	89,000,000
Apple A13（ヘキサコア 64 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	85億 [137] [138]	2019	りんご	7 nm	98.48 mm 2	86,300,000
IBM z15 CP チップ(12 コア、256 MB L3 キャッシュ)	92億[139]	2019	IBM	14 nm	696 mm 2	13,220,000
IBM z15 SC チップ(960 MB L4 キャッシュ)	122億	2019	IBM	14 nm	696 mm 2	17,530,000
AMD Ryzen 9 3900X (64 ビット、SIMD、キャッシュ、I/O ダイ)	9,890,000,000 [140] [141]	2019	AMD	7 nmおよび12 nm （TSMC）	273 mm 2	36,230,000
ハイシリコン キリン 990 5G	103億[142]	2019	ファーウェイ	7 nm	113.31 mm 2	90,900,000
AWS Graviton2（64ビット、64コアARMベース、SIMD、キャッシュ）[143] [144]	30,000,000,000	2019	アマゾン	7 nm	?	?
AMD Epyc Rome（64ビット、SIMD、キャッシュ）	39,540,000,000 [140] [141]	2019	AMD	7 nmおよび12 nm （TSMC）	1,008 mm 2	39,226,000
Qualcomm Snapdragon 865（オクタコア 64/32 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	103億[145]	2019	クアルコム	7 nm	83.54 mm 2 [146]	1億2330万
TI Jacinto TDA4VM (ARM A72、DSP、SRAM)	35億[147]	2020	テキサス・インスツルメンツ	16 nm	?	?
Apple A14 Bionic（ヘキサコア 64 ビット ARM64「モバイル SoC」、SIMD、キャッシュ）	11,800,000,000 [148]	2020	りんご	5 nm	88 mm 2	1億3410万
Apple M1（オクタコア 64 ビット ARM64 SoC、SIMD、キャッシュ）	16,000,000,000 [149]	2020	りんご	5 nm	119 mm 2	1億3450万
ハイシリコンキリン9000	153億 [150] [151]	2020	ファーウェイ	5 nm	114 mm 2	1億3420万
AMD Zen 3 CCX（コア複合ユニット：8コア、32 MB L3キャッシュ）	40億8000万[152]	2020	AMD	7 nm	68 mm 2	60,000,000
AMD Zen 3 CCD（コアコンプレックスダイ）	41億5000万[152]	2020	AMD	7 nm	81 mm 2	51,230,000
Core 第 11 世代Rocket Lake (8 コア 64 ビット、SIMD、大容量キャッシュ)	60億人以上[153]	2021	インテル	14 nm +++ 14 nm	276 mm 2 [154]	37,500,000または21,800,000以上[155]
AMD Ryzen 7 5800H（64ビット、SIMD、キャッシュ、I/O、GPU）	107億[156]	2021	AMD	7 nm	180 mm 2	59,440,000
AMD Epyc 7763 (Milan) (64コア、64ビット)	?	2021	AMD	7 nmおよび12 nm （TSMC）	1,064 mm 2 (8×81+416) [157]	?
アップル A15	15,000,000,000 [158] [159]	2021	りんご	5 nm	107.68 mm 2	1億3930万
Apple M1 Pro（10コア、64ビット）	33,700,000,000 [160]	2021	りんご	5 nm	245 mm 2 [161]	1億3,760万
Apple M1 Max（10コア、64ビット）	57,000,000,000 [162] [160]	2021	りんご	5 nm	420.2 mm 2 [163]	1億3560万
Power10デュアルチップ モジュール (30 個の SMT8 コアまたは 60 個の SMT4 コア)	36,000,000,000 [164]	2021	IBM	7 nm	1,204 mm 2	29,900,000
ディメンシティ 9000 (ARM64 SoC)	153億 [165] [166]	2021	メディアテック	4nm （TSMC N4）	?	?
Apple A16 (ARM64 SoC)	16,000,000,000 [167] [168] [169]	2022	りんご	4 nm	?	?
Apple M1 Ultra（デュアルチップモジュール、2×10コア）	114,000,000,000 [170] [171]	2022	りんご	5 nm	840.5 mm 2 [163]	1億3560万
AMD Epyc 7773X (Milan-X) (マルチチップモジュール、64コア、768 MB L3キャッシュ)	26,000,000,000 + ミラノ[172]	2022	AMD	7 nmおよび12 nm （TSMC）	1,352 mm 2 （ミラノ + 8×36）[172]	?
IBM Telumデュアルチップモジュール (2×8 コア、2×256 MB キャッシュ)	45,000,000,000 [173] [174]	2022	IBM	7 nm（サムスン）	1,060 mm 2	42,450,000
Apple M2（オクタコア 64 ビット ARM64 SoC、SIMD、キャッシュ）	20,000,000,000 [175]	2022	りんご	5 nm	?	?
ディメンシティ 9200 (ARM64 SoC)	17,000,000,000 [176] [177] [178]	2022	メディアテック	4nm （TSMC N4P）	?	?
Qualcomm Snapdragon 8 Gen 2（オクタコア ARM64「モバイルSoC」、SIMD、キャッシュ）	16,000,000,000	2022	クアルコム	4 nm	268 mm 2	59,701,492
AMD EPYC Genoa（第4世代/9004シリーズ） 13チップモジュール（最大96コア、384 MB（L3）+ 96 MB（L2）キャッシュ）[179]	90,000,000,000 [180] [181]	2022	AMD	5 nm (CCD) 6 nm (IOD)	1,263.34 mm 2 12×72.225 (CCD) 396.64 (IOD) [182] [183]	71,240,000
ハイシリコン キリン 9000s	95億1000万[184]	2023	ファーウェイ	7 nm	107 mm 2	1億769万
Apple M4（10コア 64ビット ARM64 SoC、SIMD、キャッシュ）	28,000,000,000 [185]	2024	りんご	3 nm	?	?
Apple M3（オクタコア 64 ビット ARM64 SoC、SIMD、キャッシュ）	25,000,000,000 [186]	2023	りんご	3 nm	?	?
Apple M3 Pro（12コア、64ビットARM64 SoC、SIMD、キャッシュ）	37,000,000,000 [186]	2023	りんご	3 nm	?	?
Apple M3 Max（16コア64ビットARM64 SoC、SIMD、キャッシュ）	92,000,000,000 [186]	2023	りんご	3 nm	?	?
アップル A17	19,000,000,000 [187]	2023	りんご	3 nm	103.8 mm 2	1億8304万4315円
サファイアラピッズクアッドチップモジュール（最大60コア、112.5MBキャッシュ）[188]	44,000,000,000 ～48,000,000,000 [189]	2023	インテル	10 nm ESF（インテル 7）	1,600 mm 2	27,500,000 ～30,000,000
Apple M2 Pro（12コア64ビットARM64 SoC、SIMD、キャッシュ）	40,000,000,000 [190]	2023	りんご	5 nm	?	?
Apple M2 Max（12コア、64ビットARM64 SoC、SIMD、キャッシュ）	67,000,000,000 [190]	2023	りんご	5 nm	?	?
Apple M2 Ultra（M2 Maxダイ2個）	134,000,000,000 [191]	2023	りんご	5 nm	?	?
AMD Epyc Bergamo（第4世代/97X4シリーズ） 9チップモジュール（最大128コア、256 MB（L3）+ 128 MB（L2）キャッシュ）	82,000,000,000 [192]	2023	AMD	5 nm (CCD) 6 nm (IOD)	?	?
AMD Instinct MI300A（マルチチップモジュール、24コア、128 GB GPUメモリ + 256 MB（LLC/L3）キャッシュ）	146,000,000,000 [193] [194]	2023	AMD	5 nm (CCD、GCD) 6 nm (IOD)	1,017 mm 2	1億4400万
RV32-WUJI: サファイア基板上の3原子厚二硫化モリブデン; RISC-Vアーキテクチャ	5931 [195]	2025	?	3000 nm	?	?
プロセッサ	トランジスタ数	年	デザイナー	プロセス ( nm )	面積（mm 2）	トランジスタ 密度 （tr./mm 2）

GPU

グラフィックス プロセッシング ユニット(GPU) は、メモリを高速に操作および変更して、ディスプレイへの出力を目的としたフレーム バッファー内の画像の構築を高速化するように設計された特殊な電子回路です。

設計者とは、集積回路チップのロジックを設計するテクノロジー企業（ NvidiaやAMDなど）を指します。製造業者（「ファブ」）とは、ファウンドリー（ TSMCやSamsung Semiconductorなど）で自社の半導体製造プロセスを用いてチップを製造する半導体企業を指します。チップ内のトランジスタ数は製造業者の製造プロセスに依存しており、半導体ノードが小さいほどトランジスタ密度が高くなり、トランジスタ数も増加します。

GPUに搭載されているランダムアクセスメモリ（RAM）（VRAM、SGRAM、HBMなど）はトランジスタの総数を大幅に増加させ、グラフィックカード内のトランジスタの大部分をメモリが占​​めるのが一般的です。例えば、NvidiaのTesla P100は、 GPUに150億個のFinFET （16 nm）と16GBのHBM2メモリを搭載しており、グラフィックカード上には合計約1500億個のMOSFETが搭載されています。^{[196]次の表にはメモリは含まれていません。メモリのトランジスタ数については、以下の}メモリのセクションを参照してください。   

プロセッサ	トランジスタ数	年	デザイナー	ファブ	プロセス	エリア	トランジスタ 密度 （tr./mm 2）	参照
μPD7220 GDC	4万	1982	NEC	NEC	5,000 nm	?	?	[197]
ARTC HD63484	6万	1984	日立	日立	?	?	?	[198]
CBM アグナス	21,000	1985	コモドール	CSG	5,000 nm	?	?	[199] [200]
YM7101 VDP	10万	1988	ヤマハ、セガ	ヤマハ	?	?	?	[201]
トムとジェリー	75万	1993	フレア	IBM	?	?	?	[201]
VDP1	1,000,000	1994	セガ	日立	500 nm	?	?	[202]
ソニーGPU	1,000,000	1994	東芝	LSI	500 nm	?	?	[203] [204] [205]
NV1	1,000,000	1995	エヌビディア、セガ	SGS	500 nm	90 mm 2	11,000
リアリティコプロセッサ	260万	1996	SGI	NEC	350 nm	81 mm 2	32,100	[206]
パワーVR	1,200,000	1996	ビデオロジック	NEC	350 nm	?	?	[207]
ブードゥーグラフィックス	1,000,000	1996	3dfx	TSMC	500 nm	?	?	[208] [209]
ブードゥーラッシュ	1,000,000	1997	3dfx	TSMC	500 nm	?	?	[208] [209]
NV3	350万	1997	エヌビディア	SGS、TSMC	350 nm	90 mm 2	38,900	[210] [211]
i740	350万	1998	インテル、Real3D	リアル3D	350 nm	?	?	[208] [209]
ブードゥー2	4,000,000	1998	3dfx	TSMC	350 nm	?	?
ブードゥーラッシュ	4,000,000	1998	3dfx	TSMC	350 nm	?	?
NV4	7,000,000	1998	エヌビディア	TSMC	350 nm	90 mm 2	7万8000	[208] [211]
パワーVR2 CLX2	10,000,000	1998	ビデオロジック	NEC	250 nm	116 mm 2	86,200	[212] [213] [214] [215]
パワーVR2 PMX1	6,000,000	1999	ビデオロジック	NEC	250 nm	?	?	[216]
怒り128	8,000,000	1999	ATI	TSMC、UMC	250 nm	70 mm 2	114,000	[209]
ブードゥー3	810万	1999	3dfx	TSMC	250 nm	?	?	[217]
グラフィックシンセサイザー	43,000,000	1999	ソニー、東芝	ソニー、東芝	180 nm	279 mm 2	154,000	[65] [218] [64] [63]
NV5	15,000,000	1999	エヌビディア	TSMC	250 nm	90 mm 2	16万7000	[209]
NV10	17,000,000	1999	エヌビディア	TSMC	220 nm	111 mm 2	15万3000	[219] [211]
NV11	20,000,000	2000	エヌビディア	TSMC	180 nm	65 mm 2	30万8000	[209]
NV15	25,000,000	2000	エヌビディア	TSMC	180 nm	81 mm 2	309,000	[209]
ブードゥー4	14,000,000	2000	3dfx	TSMC	220 nm	?	?	[208] [209]
ブードゥー5	28,000,000	2000	3dfx	TSMC	220 nm	?	?	[208] [209]
R100	30,000,000	2000	ATI	TSMC	180 nm	97 mm 2	309,000	[209]
フリッパー	51,000,000	2000	アートX	NEC	180 nm	106 mm 2	48万1000	[65] [220]
パワーVR3 カイロ	14,000,000	2001	想像	ST	250 nm	?	?	[208] [209]
パワーVR3 カイロII	15,000,000	2001	想像	ST	180 nm
NV2A	60,000,000	2001	エヌビディア	TSMC	150 nm	?	?	[208] [221]
NV20	57,000,000	2001	エヌビディア	TSMC	150 nm	128 mm 2	44万5000	[209]
NV25	63,000,000	2002	エヌビディア	TSMC	150 nm	142 mm 2	444,000
NV28	36,000,000	2002	エヌビディア	TSMC	150 nm	101 mm 2	356,000
NV17/18	29,000,000	2002	エヌビディア	TSMC	150 nm	65 mm 2	44万6000
R200	60,000,000	2001	ATI	TSMC	150 nm	68 mm 2	88万2000
R300	1億700万	2002	ATI	TSMC	150 nm	218 mm 2	490,800
R360	1億1700万	2003	ATI	TSMC	150 nm	218 mm 2	536,700
NV34	45,000,000	2003	エヌビディア	TSMC	150 nm	124 mm 2	363,000
NV34b	45,000,000	2004	エヌビディア	TSMC	140 nm	91 mm 2	495,000
NV30	1億2500万	2003	エヌビディア	TSMC	130 nm	199 mm 2	62万8000
NV31	80,000,000	2003	エヌビディア	TSMC	130 nm	121 mm 2	66万1000
NV35/38	1億3500万	2003	エヌビディア	TSMC	130 nm	207 mm 2	65万2000
NV36	82,000,000	2003	エヌビディア	IBM	130 nm	133 mm 2	617,000
R480	1億6000万	2004	ATI	TSMC	130 nm	297 mm 2	538,700
NV40	2億2200万	2004	エヌビディア	IBM	130 nm	305 mm 2	727,900
NV44	75,000,000	2004	エヌビディア	IBM	130 nm	110 mm 2	681,800
NV41	2億2200万	2005	エヌビディア	TSMC	110 nm	225 mm 2	986,700	[209]
NV42	1億9800万	2005	エヌビディア	TSMC	110 nm	222 mm 2	891,900
NV43	1億4600万	2005	エヌビディア	TSMC	110 nm	154 mm 2	948,100
G70	3億300万	2005	エヌビディア	TSMC、チャータード	110 nm	333 mm 2	909,900
異種族	2億3200万	2005	ATI	TSMC	90 nm	182 mm 2	1,275,000	[222] [223]
RSXリアリティシンセサイザー	3億	2005	エヌビディア、ソニー	ソニー	90 nm	186 mm 2	1,613,000	[224] [225]
R520	3億2100万	2005	ATI	TSMC	90 nm	288 mm 2	1,115,000	[209]
RV530	1億5700万	2005	ATI	TSMC	90 nm	150 mm 2	1,047,000
RV515	1億700万	2005	ATI	TSMC	90 nm	100 mm 2	1,070,000
R580	3億8400万	2006	ATI	TSMC	90 nm	352 mm 2	1,091,000
G71	2億7800万	2006	エヌビディア	TSMC	90 nm	196 mm 2	1,418,000
G72	1億1200万	2006	エヌビディア	TSMC	90 nm	81 mm 2	1,383,000
G73	1億7700万	2006	エヌビディア	TSMC	90 nm	125 mm 2	1,416,000
G80	6億8100万	2006	エヌビディア	TSMC	90 nm	480 mm 2	1,419,000
G86 テスラ	2億1000万	2007	エヌビディア	TSMC	80 nm	127 mm 2	1,654,000
G84 テスラ	2億8900万	2007	エヌビディア	TSMC	80 nm	169 mm 2	1,710,000
RV560	3億3000万	2006	ATI	TSMC	80 nm	230 mm 2	1,435,000
R600	7億	2007	ATI	TSMC	80 nm	420 mm 2	1,667,000
RV610	1億8000万	2007	ATI	TSMC	65 nm	85 mm 2	2,118,000	[209]
RV630	3億9000万	2007	ATI	TSMC	65 nm	153 mm 2	2,549,000
G92	7億5400万	2007	エヌビディア	TSMC、UMC	65 nm	324 mm 2	2,327,000
G94 テスラ	5億500万	2008	エヌビディア	TSMC	65 nm	240 mm 2	2,104,000
G96 テスラ	3億1400万	2008	エヌビディア	TSMC	65 nm	144 mm 2	2,181,000
G98 テスラ	2億1000万	2008	エヌビディア	TSMC	65 nm	86 mm 2	2,442,000
GT200 [226]	14億	2008	エヌビディア	TSMC	65 nm	576 mm 2	2,431,000
RV620	1億8100万	2008	ATI	TSMC	55 nm	67 mm 2	2,701,000	[209]
RV635	3億7800万	2008	ATI	TSMC	55 nm	135 mm 2	2,800,000
RV710	2億4200万	2008	ATI	TSMC	55 nm	73 mm 2	3,315,000
RV730	5億1400万	2008	ATI	TSMC	55 nm	146 mm 2	3,521,000
RV670	6億6600万	2008	ATI	TSMC	55 nm	192 mm 2	3,469,000
RV770	9億5600万	2008	ATI	TSMC	55 nm	256 mm 2	3,734,000
RV790	9億5900万	2008	ATI	TSMC	55 nm	282 mm 2	3,401,000	[227] [209]
G92b テスラ	7億5400万	2008	エヌビディア	TSMC、UMC	55 nm	260 mm 2	2,900,000	[209]
G94b テスラ	5億500万	2008	エヌビディア	TSMC、UMC	55 nm	196 mm 2	2,577,000
G96b テスラ	3億1400万	2008	エヌビディア	TSMC、UMC	55 nm	121 mm 2	2,595,000
GT200b テスラ	14億	2008	エヌビディア	TSMC、UMC	55 nm	470 mm 2	2,979,000
GT218 テスラ	2億6000万	2009	エヌビディア	TSMC	40 nm	57 mm 2	4,561,000	[209]
GT216 テスラ	4億8600万	2009	エヌビディア	TSMC	40 nm	100 mm 2	4,860,000
GT215 テスラ	7億2700万	2009	エヌビディア	TSMC	40 nm	144 mm 2	5,049,000
RV740	8億2600万	2009	ATI	TSMC	40 nm	137 mm 2	6,029,000
サイプレスRV870	2,154,000,000	2009	ATI	TSMC	40 nm	334 mm 2	6,449,000
ジュニパーRV840	1,040,000,000	2009	ATI	TSMC	40 nm	166 mm 2	6,265,000
レッドウッドRV830	6億2700万	2010	AMD（ATI）	TSMC	40 nm	104 mm 2	6,029,000	[209]
シダーRV810	2億9200万	2010	AMD	TSMC	40 nm	59 mm 2	4,949,000
ケイマンRV970	26億4000万	2010	AMD	TSMC	40 nm	389 mm 2	6,789,000
バーツRV940	17億	2010	AMD	TSMC	40 nm	255 mm 2	6,667,000
タークスRV930	7億1600万	2011	AMD	TSMC	40 nm	118 mm 2	6,068,000
カイコスRV910	3億7000万	2011	AMD	TSMC	40 nm	67 mm 2	5,522,000
GF100 フェルミ	32億	2010	エヌビディア	TSMC	40 nm	526 mm 2	6,084,000	[228]
GF110 フェルミ	3,000,000,000	2010	エヌビディア	TSMC	40 nm	520 mm 2	5,769,000	[228]
GF104 フェルミ	19億5000万	2011	エヌビディア	TSMC	40 nm	332 mm 2	5,873,000	[209]
GF106フェルミ	11億7000万	2010	エヌビディア	TSMC	40 nm	238 mm 2	4,916,000	[209]
GF108 フェルミ	5億8500万	2011	エヌビディア	TSMC	40 nm	116 mm 2	5,043,000	[209]
GF119 フェルミ	2億9200万	2011	エヌビディア	TSMC	40 nm	79 mm 2	3,696,000	[209]
タヒチ GCN1	4,312,711,873	2011	AMD	TSMC	28 nm	365 mm 2	11,820,000	[229]
カーボベルデ GCN1	15億	2012	AMD	TSMC	28 nm	123 mm 2	12,200,000	[209]
ピトケアン GCN1	28億	2012	AMD	TSMC	28 nm	212 mm 2	13,210,000	[209]
GK110 ケプラー	70億8000万	2012	エヌビディア	TSMC	28 nm	561 mm 2	12,620,000	[230] [231]
GK104 ケプラー	35億4000万	2012	エヌビディア	TSMC	28 nm	294 mm 2	12,040,000	[232]
GK106 ケプラー	25億4000万	2012	エヌビディア	TSMC	28 nm	221 mm 2	11,490,000	[209]
GK107 ケプラー	12億7000万	2012	エヌビディア	TSMC	28 nm	118 mm 2	10,760,000	[209]
GK208 ケプラー	1,020,000,000	2013	エヌビディア	TSMC	28 nm	79 mm 2	12,910,000	[209]
オーランド GCN1	1,040,000,000	2013	AMD	TSMC	28 nm	90 mm 2	11,560,000	[209]
ボネール島 GCN2	20億8000万	2013	AMD	TSMC	28 nm	160 mm 2	13,000,000
デュランゴ（Xbox One）	48億	2013	AMD	TSMC	28 nm	375 mm 2	12,800,000	[233] [234]
リバプール（プレイステーション4）	?	2013	AMD	TSMC	28 nm	348 mm 2	?	[235]
ハワイ GCN2	63億	2013	AMD	TSMC	28 nm	438 mm 2	14,380,000	[209]
GM200 マクスウェル	80億	2015	エヌビディア	TSMC	28 nm	601 mm 2	13,310,000
GM204 マクスウェル	52億	2014	エヌビディア	TSMC	28 nm	398 mm 2	13,070,000
GM206 マクスウェル	29億4000万	2014	エヌビディア	TSMC	28 nm	228 mm 2	12,890,000
GM107マクスウェル	1,870,000,000	2014	エヌビディア	TSMC	28 nm	148 mm 2	12,640,000
トンガ GCN3	5,000,000,000	2014	AMD	TSMC、グローバルファウンドリーズ	28 nm	366 mm 2	13,660,000
フィジー GCN3	89億	2015	AMD	TSMC	28 nm	596 mm 2	14,930,000
デュランゴ 2 ( Xbox One S )	5,000,000,000	2016	AMD	TSMC	16 nm	240 mm 2	20,830,000	[236]
ネオ（PlayStation 4 Pro）	57億	2016	AMD	TSMC	16 nm	325 mm 2	17,540,000	[237]
エルズミア/ポラリス 10 GCN4	57億	2016	AMD	サムスン、グローバルファウンドリーズ	14 nm	232 mm 2	24,570,000	[238]
バフィン/ポラリス 11 GCN4	3,000,000,000	2016	AMD	サムスン、グローバルファウンドリーズ	14 nm	123 mm 2	24,390,000	[209] [239]
レキサ/ポラリス 12 GCN4	22億	2017	AMD	サムスン、グローバルファウンドリーズ	14 nm	101 mm 2	21,780,000	[209] [239]
GP100 パスカル	153億	2016	エヌビディア	TSMC、サムスン	16 nm	610 mm 2	25,080,000	[240] [241]
GP102 パスカル	11,800,000,000	2016	エヌビディア	TSMC、サムスン	16 nm	471 mm 2	25,050,000	[209] [241]
GP104 パスカル	72億	2016	エヌビディア	TSMC	16 nm	314 mm 2	22,930,000	[209] [241]
GP106 パスカル	44億	2016	エヌビディア	TSMC	16 nm	200 mm 2	22,000,000	[209] [241]
GP107 パスカル	33億	2016	エヌビディア	サムスン	14 nm	132 mm 2	25,000,000	[209] [241]
GP108 パスカル	1,850,000,000	2017	エヌビディア	サムスン	14 nm	74 mm 2	25,000,000	[209] [241]
スコーピオ（Xbox One X）	66億	2017	AMD	TSMC	16 nm	367 mm 2	17,980,000	[233] [242]
ベガ 10 GCN5	125億	2017	AMD	サムスン、グローバルファウンドリーズ	14 nm	484 mm 2	25,830,000	[243]
GV100 ボルタ	211億	2017	エヌビディア	TSMC	12 nm	815 mm 2	25,890,000	[244]
TU102 チューリング	186億	2018	エヌビディア	TSMC	12 nm	754 mm 2	24,670,000	[245]
TU104 チューリング	136億	2018	エヌビディア	TSMC	12 nm	545 mm 2	24,950,000
TU106 チューリング	108億	2018	エヌビディア	TSMC	12 nm	445 mm 2	24,270,000
TU116 チューリング	66億	2019	エヌビディア	TSMC	12 nm	284 mm 2	23,240,000	[246]
TU117 チューリング	47億	2019	エヌビディア	TSMC	12 nm	200 mm 2	23,500,000	[247]
ベガ 20 GCN5	13,230,000,000	2018	AMD	TSMC	7 nm	331 mm 2	39,970,000	[209]
ナビ 10 RDNA	103億	2019	AMD	TSMC	7 nm	251 mm 2	41,040,000	[248]
ナビ 12 RDNA	?	2020	AMD	TSMC	7 nm	?	?
ナビ14 RDNA	64億	2019	AMD	TSMC	7 nm	158 mm 2	40,510,000	[249]
アルクトゥルスCDNA	256億	2020	AMD	TSMC	7 nm	750 mm 2	34,100,000	[250]
GA100 アンペア	54,200,000,000	2020	エヌビディア	TSMC	7 nm	826 mm 2	65,620,000	[251] [252]
GA102 アンペア	283億	2020	エヌビディア	サムスン	8 nm	628 mm 2	45,035,000	[253] [254]
GA103 アンペア	22,000,000,000	2022	エヌビディア	サムスン	8 nm	496 mm 2	44,400,000	[255]
GA104 アンペア	174億	2020	エヌビディア	サムスン	8 nm	392 mm 2	44,390,000	[256]
GA106 アンペア	12,000,000,000	2021	エヌビディア	サムスン	8 nm	276 mm 2	43,480,000	[257]
GA107 アンペア	87億	2021	エヌビディア	サムスン	8 nm	200 mm 2	43,500,000	[258]
ナビ21 RDNA2	268億	2020	AMD	TSMC	7 nm	520 mm 2	51,540,000
ナビ 22 RDNA2	172億	2021	AMD	TSMC	7 nm	335 mm 2	51,340,000
ナビ 23 RDNA2	11,060,000,000	2021	AMD	TSMC	7 nm	237 mm 2	46,670,000
ナビ 24 RDNA2	54億	2022	AMD	TSMC	6 nm	107 mm 2	50,470,000
アルデバランCDNA2	58,200,000,000 ( MCM )	2021	AMD	TSMC	6 nm	1448–1474 mm 2 [259] 1480 mm 2 [260] 1490–1580 mm 2 [261]	39,500,000～ 40,200,000 39,200,000 36,800,000～39,100,000	[262]
GH100ホッパー	80,000,000,000	2022	エヌビディア	TSMC	4 nm	814 mm 2	98,280,000	[263]
AD102 エイダ・ラブレス	763億	2022	エヌビディア	TSMC	4 nm	608.4 mm 2	1億2541万1000	[264]
AD103 エイダ・ラブレス	459億	2022	エヌビディア	TSMC	4 nm	378.6 mm 2	1億2124万	[265]
AD104 エイダ・ラブレス	358億	2022	エヌビディア	TSMC	4 nm	294.5 mm 2	1億2156万	[265]
AD106 エイダ・ラブレス	?	2023	エヌビディア	TSMC	4 nm	190 mm 2	?	[266] [267]
AD107 エイダ・ラブレス	?	2023	エヌビディア	TSMC	4 nm	146 mm 2	?	[266] [268]
ナビ 31 RDNA3	57,700,000,000 (MCM) 45,400,000,000 (GCD) 6×2,050,000,000 (MCD)	2022	AMD	TSMC	5 nm (GCD) 6 nm (MCD)	531 mm 2  (MCM) 306 mm 2  (GCD) 6×37.5 mm 2  (MCD)	109,200,000 (MCM) 132,400,000 (GCD) 54,640,000 (MCD)	[269] [270] [271]
ナビ 32 RDNA3	28,100,000,000（MCM）	2023	AMD	TSMC	5 nm (GCD) 6 nm (MCD)	350 mm 2  (MCM) 200 mm 2  (GCD) 4×37.5 mm 2  (MCD)	80,200,000（MCM）	[272]
ナビ 33 RDNA3	133億	2023	AMD	TSMC	6 nm	204 mm 2	65,200,000	[273]
アクア・ヴァンジャラム CDNA3	153,000,000,000 (MCM)	2023	AMD	TSMC	5 nm (GCD) 6 nm (MCD)	?	?	[274] [275]
GB200 グレース・ブラックウェル	208,000,000,000 (MCM)	2024	エヌビディア	TSMC	4 nm	?	?	[276]
GB202 ブラックウェル	92,200,000,000	2025	エヌビディア	TSMC	4 nm	750 mm 2	1億2260万	[277]
GB203 ブラックウェル	456億	2025	エヌビディア	TSMC	4 nm	378 mm 2	1億2060万	[278]
GB205 ブラックウェル	31,100,000,000	2025	エヌビディア	TSMC	4 nm	263 mm 2	1億1830万	[279]
GB206 ブラックウェル	219億	2025	エヌビディア	TSMC	4 nm	181 mm 2	1億2100万	[280]
GB207 ブラックウェル	169億	2025	エヌビディア	TSMC	4 nm	149 mm 2	1億1340万	[281]
ナビ44 RDNA4	297億	2025	AMD	TSMC	4 nm	199 mm 2	1億4920万	[282]
ナビ48 RDNA4	53,900,000,000	2025	AMD	TSMC	4 nm	357 mm 2	1億5100万	[283]
プロセッサ	トランジスタ数	年	デザイナー	ファブ	MOS プロセス	エリア	トランジスタ 密度 （tr./mm 2）	参照

FPGA

フィールドプログラマブル ゲート アレイ(FPGA) は、製造後に顧客または設計者が構成できるように設計された集積回路です。

FPGA	トランジスタ数	導入日	デザイナー	メーカー	プロセス	エリア	トランジスタ密度、tr./mm 2	参照
ヴァーテックス	70,000,000	1997	ザイリンクス
Virtex-E	2億	1998	ザイリンクス
Virtex-II	3億5000万	2000	ザイリンクス		130 nm
Virtex-II プロ	4億3000万	2002	ザイリンクス
Virtex-4	1,000,000,000	2004	ザイリンクス		90 nm
Virtex-5	11億	2006	ザイリンクス	TSMC	65 nm			[284]
ストラティックスIV	25億	2008	アルテラ	TSMC	40 nm			[285]
ストラティックスV	38億	2011	アルテラ	TSMC	28 nm			[要引用]
アリア10	53億	2014	アルテラ	TSMC	20 nm			[286]
Virtex-7 2000T	68億	2011	ザイリンクス	TSMC	28 nm			[287]
ストラティックス 10 SX 2800	17,000,000,000	未定	インテル	インテル	14 nm	560 mm 2	30,400,000	[288] [289]
Virtex-Ultrascale VU440	20,000,000,000	2015年第1四半期	ザイリンクス	TSMC	20 nm			[290] [291]
Virtex-Ultrascale+ VU19P	35,000,000,000	2020	ザイリンクス	TSMC	16 nm	900 mm 2 [h]	38,900,000	[292] [293] [294]
バーサルVC1902	37,000,000,000	2019年後半	ザイリンクス	TSMC	7 nm			[295] [296] [297]
Stratix 10 GX 10M	433億	2019年第4四半期	インテル	インテル	14 nm	1,400 mm 2 [h]	30,930,000	[298] [299]
バーサルVP1802	92,000,000,000	2021年？ [i]	ザイリンクス	TSMC	7 nm			[300] [301]

メモリ

半導体メモリは電子データ記憶装置であり、多くの場合コンピュータメモリとして使用され、集積回路上に実装されています。1970年代以降、ほぼすべての半導体メモリはMOSFET（MOSトランジスタ）を使用し、以前のバイポーラ接合トランジスタに取って代わりました。半導体メモリには、ランダムアクセスメモリ（RAM）と不揮発性メモリ（NVM）の2つの主要なタイプがあります。また、RAMにはダイナミックランダムアクセスメモリ（DRAM）とスタティックランダムアクセスメモリ（SRAM）の2つの主要なタイプがあり、NVMにはフラッシュメモリとリードオンリーメモリの2つの主要なタイプがあります。（ROM）

一般的なCMOS SRAM は、セルあたり 6 個のトランジスタで構成されています。DRAM の場合、1T1C (1 トランジスタと 1 コンデンサの構造) が一般的です。コンデンサの充電の有無^[要説明]によって 1 または 0 が格納されます。フラッシュ メモリでは、データはフローティング ゲートに格納され、トランジスタの抵抗がセンス^[要説明]されて格納データが解釈されます。抵抗をどれだけ細かく分割できるか^[要説明]に応じて、1 つのトランジスタに最大 3ビットを格納できるため、トランジスタごとに 8 つの異なる抵抗レベルが可能です。ただし、細かく分割すると再現性の問題が発生するため、信頼性が低下します。通常、低グレードの 2 ビットMLC フラッシュがフラッシュ ドライブに使用されるため、16  GB のフラッシュ ドライブには約 640 億個のトランジスタが含まれています。

SRAMチップでは、6トランジスタセル（1ビットあたり6つのトランジスタ）が標準でした。^[302] 1970年代初頭のDRAMチップには3トランジスタセル（1ビットあたり3つのトランジスタ）が搭載されていましたが、1970年代半ばの4Kb DRAMの時代以降は、シングルトランジスタセル（1ビットあたり1つのトランジスタ）が標準になりました。 ^{[303] [304]}シングルレベルフラッシュメモリでは、各セルに1つのフローティングゲートMOSFET（1ビットあたり1つのトランジスタ）が含まれていますが、 ^[305]マルチレベルフラッシュにはトランジスタあたり2、3、または4ビットが含まれています。 

フラッシュメモリチップは、通常、層状に積み重ねられており、生産時には最大128層まで、^[306]、管理時には136層まで積層され、^[307]、メーカーからは最大69層のエンドユーザーデバイスが提供されています。

ランダムアクセスメモリ（RAM）

チップ名	容量（ビット）	RAMタイプ	トランジスタ数	導入日	メーカー	プロセス	エリア	トランジスタ 密度 （tr./mm 2）	参照
—	1ビット	SRAM（セル）	6	1963	フェアチャイルド	—	—	?	[308]
—	1ビット	DRAM（セル）	1	1965	東芝	—	—	?	[309] [310]
?	8ビット	SRAM（バイポーラ）	48	1965	SDS、シグネティクス	?	?	?	[308]
SP95	16ビット	SRAM（バイポーラ）	80	1965	IBM	?	?	?	[311]
TMC3162	16ビット	SRAM ( TTL )	96	1966	トランジトロン	—	?	?	[304]
?	?	SRAM（MOS）	?	1966	NEC	?	?	?	[303]
	256ビット	DRAM（IC）	256	1968	フェアチャイルド	?	?	?	[304]
	64ビット	SRAM（PMOS）	384	1968	フェアチャイルド	?	?	?	[303]
	144ビット	SRAM ( NMOS )	864	1968	NEC
1101	256ビット	SRAM（PMOS）	1,536	1969	インテル	12,000 nm	?	?	[312] [313] [314]
1102	1 KB	DRAM（PMOS）	3,072	1970	インテル、ハネウェル	?	?	?	[303]
1103	1 KB	DRAM（PMOS）	3,072	1970	インテル	8,000 nm	10 mm 2	307	[315] [302] [316] [304]
μPD403	1 KB	DRAM（NMOS）	3,072	1971	NEC	?	?	?	[317]
?	2 KB	DRAM（PMOS）	6,144	1971	一般機器	?	12.7 mm 2	484	[318]
2102	1 KB	SRAM（NMOS）	6,144	1972	インテル	?	?	?	[312] [319]
?	8 KB	DRAM（PMOS）	8,192	1973	IBM	?	18.8 mm 2	436	[318]
5101	1 KB	SRAM（CMOS）	6,144	1974	インテル	?	?	?	[312]
2116	16 KB	DRAM（NMOS）	16,384	1975	インテル	?	?	?	[320] [304]
2114	4 KB	SRAM（NMOS）	24,576	1976	インテル	?	?	?	[312] [321]
?	4 KB	SRAM（CMOS）	24,576	1977	東芝	?	?	?	[313]
	64 KB	DRAM（NMOS）	65,536	1977	NTT	?	35.4 mm 2	1851	[318]
		DRAM（VMOS）	65,536	1979	シーメンス	?	25.2 mm 2	2601	[318]
	16 KB	SRAM（CMOS）	98,304	1980	日立、東芝	?	?	?	[322]
	256 KB	DRAM（NMOS）	262,144	1980	NEC	1,500 nm	41.6 mm 2	6302	[318]
					NTT	1,000 nm	34.4 mm 2	7620	[318]
	64 KB	SRAM（CMOS）	393,216	1980	松下	?	?	?	[322]
	288 KB	DRAM	294,912	1981	IBM	?	25 mm 2	11,800	[323]
	64 KB	SRAM（NMOS）	393,216	1982	インテル	1,500 nm	?	?	[322]
	256 KB	SRAM（CMOS）	1,572,864	1984	東芝	1,200 nm	?	?	[322] [314]
	8 MB	DRAM	8,388,608	1984年1月5日	日立	?	?	?	[324] [325]
	16 MB	DRAM（CMOS）	16,777,216	1987	NTT	700 nm	148 mm 2	113,400	[318]
	4 MB	SRAM（CMOS）	25,165,824	1990	NEC、東芝、日立、三菱	?	?	?	[322]
	64 MB	DRAM（CMOS）	67,108,864	1991	松下、三菱、富士通、東芝	400 nm
KM48SL2000	16 MB	SDRAM	16,777,216	1992	サムスン	?	?	?	[326] [327]
?	16 MB	SRAM（CMOS）	1億66万3296	1992	富士通、NEC	400 nm	?	?	[322]
	256 MB	DRAM（CMOS）	2億6,843万5,456	1993	日立、NEC	250 nm
	1GB​	DRAM	1,073,741,824	1995年1月9日	NEC	250 nm	?	?	[328] [329]
					日立	160 nm	?	?
		SDRAM	1,073,741,824	1996	三菱	150 nm	?	?	[322]
		SDRAM（SOI）	1,073,741,824	1997	ヒュンダイ	?	?	?	[330]
	4ギガバイト	DRAM（4ビット）	1,073,741,824	1997	NEC	150 nm	?	?	[322]
		DRAM	4,294,967,296	1998	ヒュンダイ	?	?	?	[330]
	8GB	SDRAM（DDR3）	8,589,934,592	2008年4月	サムスン	50 nm	?	?	[331]
	16ギガバイト	SDRAM（DDR3）	17,179,869,184	2008
	32GB	SDRAM ( HBM2 )	34,359,738,368	2016	サムスン	20 nm	?	?	[332]
	64GB	SDRAM（HBM2）	68,719,476,736	2017
	128GB	SDRAM（DDR4）	137,438,953,472	2018	サムスン	10 nm	?	?	[333]
	?	RRAM [334] (3DSoC) [335]	?	2019	スカイウォーターテクノロジー[336]	90 nm	?	?

フラッシュメモリ

チップ名	容量（ビット）	フラッシュタイプ	FGMOSトランジスタ数	導入日	メーカー	プロセス	エリア	トランジスタ 密度 （tr./mm 2）	参照
?	256 KB	または	262,144	1985	東芝	2,000 nm	?	?	[322]
	1 MB	または	1,048,576	1989	Seeq、Intel	?
	4 MB	ナンド	4,194,304	1989	東芝	1,000 nm
	16 MB	または	16,777,216	1991	三菱	600 nm
DD28F032SA	32 MB	または	33,554,432	1993	インテル	?	280 mm 2	12万	[312] [337]
?	64 MB	または	67,108,864	1994	NEC	400 nm	?	?	[322]
		ナンド	67,108,864	1996	日立
	128 MB	ナンド	1億3421万7728	1996	サムスン、日立	?
	256 MB	ナンド	2億6,843万5,456	1999	日立、東芝	250 nm
	512 MB	ナンド	5億3687万912	2000	東芝	?	?	?	[338]
	1GB​	2ビットNAND	5億3687万912	2001	サムスン	?	?	?	[322]
					東芝、サンディスク	160 nm	?	?	[339]
	2GB	ナンド	2,147,483,648	2002	サムスン、東芝	?	?	?	[340] [341]
	8GB	ナンド	8,589,934,592	2004	サムスン	60 nm	?	?	[340]
	16ギガバイト	ナンド	17,179,869,184	2005	サムスン	50 nm	?	?	[342]
	32GB	ナンド	34,359,738,368	2006	サムスン	40 nm
THGAM	128GB	スタック型NAND	128,000,000,000	2007年4月	東芝	56 nm	252 mm 2	5億790万	[343]
THGBM	256GB	スタック型NAND	256,000,000,000	2008	東芝	43 nm	353 mm 2	7億2520万	[344]
THGBM2	1 TB	積層型4ビットNAND	256,000,000,000	2010	東芝	32 nm	374 mm 2	6億8450万	[345]
KLMCG8GE4A	512GB	スタック型2ビットNAND	256,000,000,000	2011	サムスン	?	192 mm 2	1,333,000,000	[346]
KLUFG8R1EM	4 TB	積層型3ビット V-NAND	1,365,333,333,504	2017	サムスン	?	150 mm 2	9,102,000,000	[347]
eUFS（1TB  ）	8 TB	積層型4ビットV-NAND	2,048,000,000,000	2019	サムスン	?	150 mm 2	136億5000万	[348] [349]
?	1 TB	232L TLC NANDダイ	333,333,333,333	2022	ミクロン	?	68.5 mm 2 （メモリアレイ）	4,870,000,000 (14.6 Gbit/mm 2 )	[350] [351] [352] [353]
?	16 TB	232Lパッケージ	5,333,333,333,333	2022	ミクロン	?	68.5 mm 2 （メモリアレイ）	77,900,000,000 (16×14.6 Gbit/mm 2 )

読み取り専用メモリ（ROM）

チップ名	容量（ビット）	ROMタイプ	トランジスタ数	導入日	メーカー	プロセス	エリア	参照
?	?	プロム	?	1956	アルマ	—	?	[354] [355]
	1 KB	ROM（MOS）	1,024	1965	ジェネラルマイクロエレクトロニクス	?	?	[356]
3301	1 KB	ROM（双極性）	1,024	1969	インテル	—	?	[356]
1702	2 KB	EPROM（MOS）	2,048	1971	インテル	?	15 mm 2	[357]
?	4 KB	ROM（MOS）	4,096	1974	AMD、一般機器	?	?	[356]
2708	8 KB	EPROM（MOS）	8,192	1975	インテル	?	?	[312]
?	2 KB	EEPROM（MOS）	2,048	1976	東芝	?	?	[358]
μCOM-43 ROM	16 KB	PROM（PMOS）	16,000	1977	NEC	?	?	[359]
2716	16 KB	EPROM（TTL）	16,384	1977	インテル	—	?	[315] [360]
EA8316F	16 KB	ROM（NMOS）	16,384	1978	電子アレイ	?	436 mm 2	[356] [361]
2732	32 KB	EPROM	32,768	1978	インテル	?	?	[312]
2364	64 KB	ロム	65,536	1978	インテル	?	?	[362]
2764	64 KB	EPROM	65,536	1981	インテル	3,500 nm	?	[312] [322]
27128	128 KB	EPROM	131,072	1982	インテル	?
27256	256 KB	EPROM（HMOS）	262,144	1983	インテル	?	?	[312] [363]
?	256 KB	EPROM（CMOS）	262,144	1983	富士通	?	?	[364]
	512 KB	EPROM（NMOS）	524,288	1984	AMD	1,700 nm	?	[322]
27512	512 KB	EPROM（HMOS）	524,288	1984	インテル	?	?	[312] [365]
?	1 MB	EPROM（CMOS）	1,048,576	1984	NEC	1,200 nm	?	[322]
	4 MB	EPROM（CMOS）	4,194,304	1987	東芝	800 nm
	16 MB	EPROM（CMOS）	16,777,216	1990	NEC	600 nm
		MROM	16,777,216	1995	AKM、日立	?	?	[329]

トランジスタコンピュータ

標準モジュラーシステムカードを搭載したIBM 7070カードケージの一部

トランジスタが発明される前は、商用の集計機や初期の実験用コンピュータでリレーが使用されていました。世界で初めて動作するプログラム可能な全自動デジタルコンピュータ^[366]は、1941年のZ3 22ビットワード長コンピュータで、2,600個のリレーを備え、約4～  5Hzのクロック周波数で動作していました。1940年の複素数コンピュータのリレーは500個未満でしたが、^[367]完全にプログラム可能ではありませんでした。最も初期の実用的なコンピュータは真空管と固体ダイオードロジックを使用していました。ENIACには18,000本の真空管、7,200個の水晶ダイオード、1,500個のリレーがあり、真空管の多くには2つの三極管素子が含まれていました。

第二世代のコンピュータはトランジスタコンピュータであり、ディスクリートトランジスタ、ソリッドステートダイオード、磁気メモリコアで満たされた基板を備えていた。1953年にマンチェスター大学で開発された実験的な48ビット トランジスタコンピュータは、世界で初めて稼働したトランジスタコンピュータであると広く考えられている（プロトタイプには92個のポイントコンタクトトランジスタと550個のダイオードがあった）。^[368]後のバージョンである1955年のマシンには合計250個の接合型トランジスタと1,300個のポイントコンタクトダイオードがあった。このコンピュータはクロックジェネレータに少数の真空管も使用していたため、完全にトランジスタ化された最初のコンピュータではなかった。1956年に電気技術研究所で開発されたETL Mark IIIは、プログラム記憶方式を使用した最初のトランジスタベースの電子コンピュータであった可能性がある。約「130個の点接触型トランジスタと約1,800個のゲルマニウムダイオードが論理素子として使用され、これらは300個のプラグインパッケージに収納され、着脱可能だった。」^[369] 1958年の10進アーキテクチャのIBM 7070は、完全にプログラム可能な最初のトランジスタコンピュータであった。約30,000個の合金接合型ゲルマニウムトランジスタと22,000個のゲルマニウムダイオードが、約14,000枚の標準モジュラーシステム（SMS）カードに搭載されていた。1959年のMOBIDIC（「MOBIle DIgital Computer」の略）は、12,000ポンド（6.0ショートトン）の重量で、トレーラーに搭載されていた。 （「MOBIle DIgital Computer」の略）は、セミトレーラー戦場データ用トランジスタ式コンピュータであった。

第三世代のコンピュータは集積回路（IC）を使用した。^[370] 1962年の15ビットの アポロ誘導コンピュータは、約12,000個のトランジスタと32,000個の抵抗器で構成される「約4,000個の「タイプG」（3入力NORゲート）回路」を使用した。^[371] 1964年に発売された IBM System/360は、ハイブリッド回路パックに個別のトランジスタを使用した。^[370] 1965年の12ビット PDP-8 CPUは、多くのカードに1,409個の個別のトランジスタと10,000個以上のダイオードを搭載していた。1968年のPDP-8/I以降のバージョンでは、集積回路が使用された。PDP-8は後にIntersil 6100としてマイクロプロセッサとして再実装された（下記参照）。 ^[372]

次世代のコンピュータはマイクロコンピュータであり、1971年にMOSトランジスタを採用したIntel 4004に始まり、家庭用コンピュータやパーソナルコンピュータ（PC）

このリストには、1950 年代と 1960 年代の初期のトランジスタ コンピュータ (第 2 世代) と IC ベースのコンピュータ (第 3 世代) が含まれています。

コンピューター	トランジスタ数	年	メーカー	注記	参照
トランジスタコンピュータ	92	1953	マンチェスター大学	点接触トランジスタ、ダイオード550個。プログラム保存機能なし。	[368]
トラディック	700	1954	ベル研究所	点接触トランジスタ	[368]
トランジスタコンピュータ（フルサイズ）	250	1955	マンチェスター大学	離散点接触トランジスタ、ダイオード1,300個	[368]
IBM 608	3,000	1955	IBM	ゲルマニウムトランジスタ	[373]
ETLマークIII	130	1956	電気技術研究所	ポイントコンタクトトランジスタ、1,800個のダイオード、プログラム保存機能	[368] [369]
メトロヴィック950	200	1956	メトロポリタン・ヴィッカース	ディスクリート接合トランジスタ
NEC NEAC-2201	600	1958	NEC	ゲルマニウムトランジスタ	[374]
日立MARS-1	1,000	1958	日立		[375]
IBM 7070	3万	1958	IBM	合金接合ゲルマニウムトランジスタ、ダイオード22,000個	[376]
松下MADIC-I	400	1959	松下	バイポーラトランジスタ	[377]
NEC NEAC-2203	2,579	1959	NEC		[378]
東芝TOSBAC-2100	5,000	1959	東芝		[379]
IBM 7090	5万	1959	IBM	個別ゲルマニウムトランジスタ	[380]
PDP-1	2,700	1959	デジタル・イクイップメント・コーポレーション	ディスクリートトランジスタ
オリベッティ エレア9003	?	1959	オリベッティ	30万個（？）の個別トランジスタとダイオード	[381]
三菱メルコム1101	3,500	1960	三菱	ゲルマニウムトランジスタ	[382]
M18 FADAC	1,600	1960	オートネティクス	ディスクリートトランジスタ
IBM 7030 StretchのCPU	169,100	1961	IBM	1961年から1964年までの世界最速コンピュータ	[383]
D-17B	1,521	1962	オートネティクス	ディスクリートトランジスタ
NEC NEAC-L2	16,000	1964	NEC	Geトランジスタ	[384]
CDC 6600（コンピュータ全体）	40万	1964	コントロールデータコーポレーション	1964年から1969年までの世界最速コンピュータ	[385]
IBM システム/360	?	1964	IBM	ハイブリッド回路
PDP-8「ストレート8」	1,409 [372]	1965	デジタル・イクイップメント・コーポレーション	個別トランジスタ、ダイオード10,000個
PDP-8/S	1,001 [386] [387] [388]	1966	デジタル・イクイップメント・コーポレーション	個別トランジスタ、ダイオード
PDP-8/I	1,409 [要出典]	1968年[389]	デジタル・イクイップメント・コーポレーション	74シリーズTTL回路[390]
アポロ誘導コンピュータブロックI	12,300	1966	レイセオン/ MIT 計測研究所	4,100 個のIC があり、それぞれに 3 トランジスタ、3 入力 NOR ゲートが含まれています。(ブロック II には 2,800 個のデュアル 3 入力 NOR ゲート IC がありました。)

論理関数

汎用ロジック機能のトランジスタ数は静的CMOS実装に基づいています。^[391]

関数	トランジスタ数	参照
ない	2
バッファ	4
NAND 2入力	4
NOR 2入力	4
AND 2入力	6
OR 2入力	6
NAND 3入力	6
NOR 3入力	6
XOR 2入力	6
XNOR 2入力	8
TG付きMUX 2入力	6
TG付きMUX 4入力	18
NOT MUX 2入力	8
MUX 4入力	24
1ビット全加算器	24
1ビット加算器・減算器	48
AND-OR-INVERT	6	[392]
ラッチ、Dゲート	8
フリップフロップ、エッジトリガーダイナミックD、リセット付き	12
8ビット乗算器	3,000
16ビット乗算器	9,000
32ビット乗算器	21,000	[要引用]
小規模統合	2～100	[393]
中規模統合	100～500	[393]
大規模統合	500～20,000	[393]
超大規模統合	2万～100万	[393]
超大規模集積回路	1,000,000以上

並列システム

歴史的に、初期の並列システムにおける各処理要素は、当時のすべてのCPUと同様に、複数のチップで構成されたシリアルコンピュータでした。チップあたりのトランジスタ数が増加するにつれて、各処理要素はより少ないチップで構成できるようになり、後には各マルチコアプロセッサチップにさらに多くの処理要素を収容できるようになりました。^[394]

グッドイヤーMPP：（1983年頃）チップあたり8個のピクセルプロセッサ、チップあたり3,000～8,000個のトランジスタ。^[394]

ブルネル大学スケープ（シングルチップアレイ処理素子）：（1983年）チップあたり256個のピクセルプロセッサ、チップあたり12万～14万個のトランジスタ。^[394]

Cell Broadband Engine : (2006) チップあたり9コア、チップあたり2億3400万トランジスタを搭載。^[395]

その他のデバイス

デバイスタイプ	デバイス名	トランジスタ数	導入日	デザイナー	メーカー	MOS プロセス	エリア	トランジスタ密度、tr./mm 2	参照
ディープラーニングエンジン / IPU [j]	コロッサス GC2	236億	2018	グラフコア	TSMC	16 nm	約800 mm 2	29,500,000	[396] [397] [398] [より良い情報源が必要]
ディープラーニングエンジン / IPU	ウェーハスケールエンジン	1,200,000,000,000	2019	セレブラス	TSMC	16 nm	46,225 mm 2	25,960,000	[1] [2] [3] [4]
ディープラーニングエンジン / IPU	ウェーハスケールエンジン2	2,600,000,000,000	2020	セレブラス	TSMC	7 nm	46,225 mm 2	56,250,000	[5] [399] [400]
ネットワークスイッチ	NVLink4 NVSwitch	251億	2022	エヌビディア	TSMC	N4（4 nm）	294 mm 2	85,370,000	[401]

トランジスタ密度

トランジスタ密度とは、単位面積あたりに製造されるトランジスタの数であり、通常は平方ミリメートル（mm ² ）あたりのトランジスタ数で測定されます。トランジスタ密度は通常、半導体ノード（半導体製造プロセスとも呼ばれます）のゲート長と相関しており、通常はナノメートル（nm）で測定されます。2019年現在、トランジスタ密度が最も高い半導体ノードはTSMCの5ナノメートルノードで、1平方ミリメートルあたり1億7130万個のトランジスタが存在します（これはトランジスタ間の間隔76.4nmに相当し、相対的に意味のない「5nm」よりもはるかに大きいことに留意してください）。^{[402][update]} 

MOSFETノード

半導体ノード

ノード名	トランジスタ密度（トランジスタ数/mm 2）	製造年	プロセス	MOSFET	メーカー	参照
?	?	1960	20,000 nm	PMOS	ベル研究所	[403] [404]
?	?	1960	20,000 nm	NMOS
?	?	1963	?	CMOS	フェアチャイルド	[405]
?	?	1964	?	PMOS	ジェネラルマイクロエレクトロニクス	[406]
?	?	1968	20,000 nm	CMOS	RCA	[407]
?	?	1969	12,000 nm	PMOS	インテル	[322] [314]
?	?	1970	10,000 nm	CMOS	RCA	[407]
?	300	1970	8,000 nm	PMOS	インテル	[316] [304]
?	?	1971	10,000 nm	PMOS	インテル	[408]
?	480	1971	?	PMOS	一般機器	[318]
?	?	1973	?	NMOS	テキサス・インスツルメンツ	[318]
?	220	1973	?	NMOS	モステク	[318]
?	?	1973	7,500 nm	NMOS	NEC	[18] [17]
?	?	1973	6,000 nm	PMOS	東芝	[19] [409]
?	?	1976	5,000 nm	NMOS	日立、インテル	[318]
?	?	1976	5,000 nm	CMOS	RCA
?	?	1976	4,000 nm	NMOS	ジログ
?	?	1976	3,000 nm	NMOS	インテル	[410]
?	1,850	1977	?	NMOS	NTT	[318]
?	?	1978	3,000 nm	CMOS	日立	[411]
?	?	1978	2,500 nm	NMOS	テキサス・インスツルメンツ	[318]
?	?	1978	2,000 nm	NMOS	NEC、NTT
?	2,600	1979	?	VMOS	シーメンス
?	7,280	1979	1,000 nm	NMOS	NTT
?	7,620	1980	1,000 nm	NMOS	NTT
?	?	1983	2,000 nm	CMOS	東芝	[322]
?	?	1983	1,500 nm	CMOS	インテル	[318]
?	?	1983	1,200 nm	CMOS	インテル
?	?	1984	800 nm	CMOS	NTT
?	?	1987	700 nm	CMOS	富士通
?	?	1989	600 nm	CMOS	三菱、NEC、東芝	[322]
?	?	1989	500 nm	CMOS	日立、三菱、NEC、東芝
?	?	1991	400 nm	CMOS	松下、三菱、富士通、東芝
?	?	1993	350 nm	CMOS	ソニー
?	?	1993	250 nm	CMOS	日立、NEC
3LM	3万2000	1994	350 nm	CMOS	NEC	[206]
?	?	1995	160 nm	CMOS	日立	[322]
?	?	1996	150 nm	CMOS	三菱
TSMC  180nm	?	1998	180 nm	CMOS	TSMC	[412]
CS80	?	1999	180 nm	CMOS	富士通	[413]
?	?	1999	180 nm	CMOS	インテル、ソニー、東芝	[312] [218]
CS85	?	1999	170 nm	CMOS	富士通	[414]
サムスン 140  nm	?	1999	140 nm	CMOS	サムスン	[322]
?	?	2001	130 nm	CMOS	富士通、インテル	[413] [312]
サムスン 100  nm	?	2001	100 nm	CMOS	サムスン	[322]
?	?	2002	90 nm	CMOS	ソニー、東芝、サムスン	[218] [340]
CS100	?	2003	90 nm	CMOS	富士通	[413]
インテル 90  nm	1,450,000	2004	90 nm	CMOS	インテル	[415] [312]
サムスン 80  nm	?	2004	80 nm	CMOS	サムスン	[416]
?	?	2004	65 nm	CMOS	富士通、東芝	[417]
サムスン 60  nm	?	2004	60 nm	CMOS	サムスン	[340]
TSMC  45nm	?	2004	45 nm	CMOS	TSMC
エルピーダ 90  nm	?	2005	90 nm	CMOS	エルピーダメモリ	[418]
CS200	?	2005	65 nm	CMOS	富士通	[419] [413]
サムスン 50  nm	?	2005	50 nm	CMOS	サムスン	[342]
インテル 65  nm	2,080,000	2006	65 nm	CMOS	インテル	[415]
サムスン 40  nm	?	2006	40 nm	CMOS	サムスン	[342]
東芝 56nm	?	2007	56 nm	CMOS	東芝	[343]
松下 45  nm	?	2007	45 nm	CMOS	松下	[81]
インテル 45  nm	330万	2008	45 nm	CMOS	インテル	[420]
東芝 43nm	?	2008	43 nm	CMOS	東芝	[344]
TSMC  40nm	?	2008	40 nm	CMOS	TSMC	[421]
東芝 32nm	?	2009	32 nm	CMOS	東芝	[422]
インテル 32  nm	750万	2010	32 nm	CMOS	インテル	[420]
?	?	2010	20 nm	CMOS	ハイニックス、サムスン	[423] [342]
インテル 22  nm	15,300,000	2012	22 nm	CMOS	インテル	[420]
IMFT 20  nm	?	2012	20 nm	CMOS	IMFT	[424]
東芝 19nm	?	2012	19 nm	CMOS	東芝
ハイニックス 16nm	?	2013	16 nm	フィンFET	SKハイニックス	[423]
TSMC 16nm	28,880,000	2013	16 nm	フィンFET	TSMC	[425] [426]
サムスン10  nm	51,820,000	2013	10 nm	フィンFET	サムスン	[427] [428]
インテル14nm ​	37,500,000	2014	14 nm	フィンFET	インテル	[420]
14LP	32,940,000	2015	14 nm	フィンFET	サムスン	[427]
TSMC 10nm ​	52,510,000	2016	10 nm	フィンFET	TSMC	[425] [429]
12LP	36,710,000	2017	12 nm	フィンFET	グローバルファウンドリーズ、サムスン	[239]
N7FF	96,500,000 1億185万[430]	2017	7 nm	フィンFET	TSMC	[431] [432] [433]
8LPP	61,180,000	2018	8 nm	フィンFET	サムスン	[427]
7LPE	95,300,000	2018	7 nm	フィンFET	サムスン	[432]
インテル10nm ​	1億76万 1億610万[430]	2018	10 nm	フィンFET	インテル	[434]
5LPE	1億2653万 1億3,356万[430] 1億3,490万[435]	2018	5 nm	フィンFET	サムスン	[436] [437]
N7FF+	1億1390万	2019	7 nm	フィンFET	TSMC	[431] [432]
CLN5FF	1億7130万 1億8546万[430]	2019	5 nm	フィンFET	TSMC	[402]
インテル 7	1億76万 1億610万[430]	2021	7 nm	フィンFET	インテル
4LPE	1億4570万[435]	2021	4 nm	フィンFET	サムスン	[438] [439] [440]
N4	1億9660万[430] [441]	2021	4 nm	フィンFET	TSMC	[442]
N4P	1億9660万[430] [441]	2022	4 nm	フィンFET	TSMC	[443]
3GAE	2億285万[430]	2022	3 nm	MBCFET	サムスン	[444] [438] [445]
N3	3億1473万[430]	2022	3  nm	フィンFET	TSMC	[446] [447]
N4X	?	2023	4  nm	フィンFET	TSMC	[448] [449] [450]
N3E	?	2023	3  nm	フィンFET	TSMC	[447] [451]
3ギャップ	?	2023	3 nm	MBCFET	サムスン	[438]
インテル4	1億6000万[452]	2023	4 nm	フィンFET	インテル	[453] [454] [455]
インテル3	?	2023	3 nm	フィンFET	インテル	[454] [455]
インテル 20A	?	2024	2 nm	リボンFET	インテル	[454] [455]
インテル 18A	?	2025	2 nm未満	リボンFET	インテル	[454]
2ギャップ	?	2025	2 nm	MBCFET	サムスン	[438]
窒素	?	2025	2 nm	ガアフェット	TSMC	[447] [451]
サムスン 1.4 nm	?	2027	1.4 nm	?	サムスン	[456]

ゲート数

特定の用途では、「トランジスタ数」という用語よりも「ゲート数」という用語が好まれる。これは、設計を実装するために必要なトランジスタやその他の電子デバイスで構築された論理ゲートの数を指す。 ^{[457] [458] [459] [460]}

参照

• デナードスケーリング
• エレクトロニクス産業
• 集積回路
• ベストセラー電子機器のリスト
• 半導体スケールの例の一覧
• MOSFET
• 半導体
• 半導体デバイス
• 半導体デバイスの製造
• 半導体産業
• トランジスタ
• セレブラスシステムズ

注記

1. 英国を拠点とする半導体スタートアップ企業Graphcoreが開発した、機械学習ワークロードの処理に特化したマイクロプロセッサ。
2. 1998年に機密解除
3. TMS1000 はマイクロコントローラであり、トランジスタ数にはCPU だけでなく、メモリや入出力コントローラも含まれます。
4. 2668（デプレッションモードプルアップトランジスタなし）
5. 3,510（デプレッションモードプルアップトランジスタなし）
6. デプレッションモードプルアップトランジスタなし 6,813
7. 3,900,000,000 コア チップレット ダイ、2,090,000,000 I/O ダイ
8. 推定値
9. Versal Premiumは2021年上半期に出荷開始予定と発表されていますが、VP1802については特に言及されていません。Xilinxは通常、大型デバイスのリリース時に別途ニュースを発表するため、VP1802は後日リリースされる可能性が高いと考えられます。
10. 「インテリジェンス プロセッシング ユニット」

参考文献

1. Hruska, Joel (2019年8月). 「Cerebras Systems、AI向け1.2兆トランジスタ・ウェーハスケール・プロセッサを発表」extremetech.com . 2019年9月6日閲覧。
2. Feldman, Michael (2019年8月). 「機械学習チップ、ウェハスケール統合で新たな境地を開く」. nextplatform.com . 2019年9月6日閲覧。
3. Cutress, Ian (2019年8月). 「Hot Chips 31 Live Blogs: Cerebras' 1.2 Trillion Transistor Deep Learning Processor」. anandtech.com . 2019年8月20日時点のオリジナルよりアーカイブ。 2019年9月6日閲覧。
4. 「Cerebras Wafer-Scale Engine：0.5平方フィートのシリコンチップ」WikiChip Fuse . 2019年11月16日. 2019年12月2日閲覧。
5. エベレット、ジョセフ（2020年8月26日）「世界最大のCPUは、AI向けに最適化された85万個の7nmコアと2兆6000億個のトランジスタを搭載」TechReportArticles .
6. 「世界最強のスーパーコンピューターにはトランジスタがいくつ搭載されているか？」に対するジョン・グスタフソン氏の回答。Quora 。 2019年8月22日閲覧。
7. Pires, Francisco (2022年10月5日). 「水性チップはニューラルネットワークやAIにとって画期的な進歩となる可能性：ウェットウェアは全く新しい意味を持つようになった」. Tom's Hardware . 2022年10月5日閲覧。
8. デイビッド・ローズ（2018年4月2日）「13 Sextillion & Counting: The Long & Winding Road to the Most frequently Manufactured Human Artifact in History」コンピュータ歴史博物館。
9. ハンディ、ジム（2014年5月26日）「これまでに出荷されたトランジスタの数は？」フォーブス誌。
10. 「1971年：マイクロプロセッサがCPU機能を1つのチップに統合」。シリコンエンジン。コンピュータ歴史博物館。 2019年9月4日閲覧。
11. Holt, Ray. 「世界初のマイクロプロセッサ」 . 2016年3月5日閲覧。世界初の完全統合型チップセットマイクロプロセッサ
12. “Alpha 21364 - Microarchitectures - Compaq - WikiChip”. en.wikichip.org . 2019年9月8日閲覧。
13. Holt, Ray M. (1998). F14A中央航空データコンピュータと1968年当時のLSI技術の最先端. p. 8.
14. Holt, Ray M. (2013). 「F14 TomCat MOS-LSIチップセット」. First Microprocessor . 2020年11月6日時点のオリジナルよりアーカイブ。2020年11月6日閲覧。
15. ケン・シャリフ. 「テキサス・インスツルメンツTMX 1795：（ほぼ）最初の忘れられたマイクロプロセッサ」. 2015年.
16. 森亮一;田島宏明;田島守彦;岡田義邦（1977年10月）。 「日本のマイクロプロセッサ」。ユーロマイクロのニュースレター。3 (4): 50– 7.土井:10.1016/0303-1268(77)90111-0。
17. “NEC 751 (uCOM-4)”. The Antique Chip Collector's Page. 2011年5月25日時点のオリジナルよりアーカイブ。 2010年6月11日閲覧。
18. 「1970年代：マイクロプロセッサの開発と進化」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
19. 「1973年：12ビットエンジン制御マイクロプロセッサ（東芝）」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
20. 「低帯域幅タイムライン - 半導体」テキサス・インスツルメンツ. 2016年6月22日閲覧。
21. ケン・シャリフ。「HPナノプロセッサの内部：加算すらできない高速プロセッサ」2020年。引用：「私が数えたところによると、ナノプロセッサには4639個のトランジスタが搭載されています。…3829個のトランジスタが個別に搭載されています。このうち1061個はプルアップとして機能し、2668個はアクティブです。比較すると、6502は4237個のトランジスタを搭載し、そのうち3218個がアクティブです。8008は3500個、モトローラ6800は4100個のトランジスタを搭載しています。」
22. 「MOS 6502と世界最高のレイアウト担当者」research.swtch.com . 2011年1月3日. 2019年9月3日閲覧。
23. Shirriff, Ken (2023年1月). 「8086プロセッサのトランジスタ数を数える：想像以上に難しい」
24. 「デジタルヒストリー：ZILOG Z8000（1979年4月）」。OLD-COMPUTERS.COM：博物館。 2019年6月19日閲覧。
25. 「チップの殿堂：モトローラMC68000マイクロプロセッサ」IEEE Spectrum .米国電気電子学会. 2017年6月30日. 2019年6月19日閲覧。
26. マイクロプロセッサ: 1971年から1976年 2013年12月3日アーカイブ、Wayback MachineにてChristiansen
27. “Microprocessors 1976 to 1981”. weber.edu. 2013年12月3日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
28. 「W65C816S 16ビットコア」www.westerndesigncenter.com . 2017年9月12日閲覧。
29. Demone, Paul (2000年11月9日). 「ARMの世界制覇への競争」. リアルワールドテクノロジーズ. 2015年7月20日閲覧。
30. Hand, Tom. 「Harris RTX 2000マイクロコントローラー」（PDF） . mpeforth.com . 2014年8月9日閲覧。
31. 「Forthチップリスト」. UltraTechnology. 2001年3月15日. 2014年8月9日閲覧。
32. クープマン、フィリップ・J. (1989). 「4.4 Novix NC4016のアーキテクチャ」.スタックコンピュータ：新しい波. Ellis Horwoodシリーズ コンピュータとその応用. カーネギーメロン大学. ISBN 978-0745804187. 2014年8月9日閲覧。
33. “Fujitsu SPARC”. cpu-collection.de . 2019年6月30日閲覧。
34. 木村 誠・小本 雄一・矢野 雄一 (1988). 「V60/V70の実装とFRM機能」. IEEE Micro . 8 (2): 22– 36. doi :10.1109/40.527. S2CID  9507994.
35. “VL2333 - VTI - WikiChip”. en.wikichip.org . 2019年8月31日閲覧。
36. 稲吉 秀次, 川崎 郁夫, 西向 剛志, 坂村 憲一 (1988). 「Gmicro/200の実現」. IEEE Micro . 8 (2): 12– 21. doi :10.1109/40.526. S2CID  36938046.
37. Bosshart, P.; Hewes, C.; Mi-Chang Chang; Kwok-Kit Chau; Hoac, C.; Houston, T.; Kalyan, V.; Lusky, S.; Mahant-Shetti, S.; Matzke, D.; Ruparel, K.; Ching-Hao Shaw; Sridhar, T.; Stark, D. (1987年10月). 「553KトランジスタLISPプロセッサチップ」. IEEE Journal of Solid-State Circuits . 22 (5): 202–3 . doi :10.1109/ISSCC.1987.1157084. S2CID  195841103.
38. Fahlén, Lennart E.; Stockholm International Peace Research Institute (1987). 「3. 人工知能のハードウェア要件 § Lispマシン: TI Explorer」.武器と人工知能: 先進コンピューティングの兵器・軍備管理への応用. SIPRIモノグラフシリーズ. オックスフォード大学出版局. p. 57. ISBN 978-0-19-829122-0。
39. Jouppi, Norman P. ; Tang, Jeffrey YF (1989年7月). 「持続性能とピーク性能の比が高い20MIPS持続32ビットCMOSマイクロプロセッサ」. IEEE Journal of Solid-State Circuits . 24 (5): i. Bibcode :1989IJSSC..24.1348J. CiteSeerX 10.1.1.85.988 . doi :10.1109/JSSC.1989.572612. WRL Research Report 89/11. 
40. 「CPU shack museum」. CPUshack.com. 2005年5月15日. 2014年8月9日閲覧。
41. 「Intel i960 Embedded Microprocessor」.国立高磁場研究所.フロリダ州立大学. 2003年3月3日. 2003年3月3日時点のオリジナルよりアーカイブ。 2019年6月29日閲覧。
42. ベンカタソーミ、ラマ（2013年）『映画視覚効果のデジタル化：ハリウッドの成熟』ロウマン＆リトルフィールド社、198頁。ISBN 9780739176214。
43. Bakoglu、Grohoski、Montoye.「IBM RISC System/6000プロセッサ：ハードウェア概要」 IBM J. Research and Development. 第34巻第1号、1990年1月、12-22ページ。
44. 「ノマディック時代を牽引したSHマイクロプロセッサ」（PDF）半導体歴史博物館. 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
45. 「SH2：民生用アプリケーション向け低消費電力RISCマイクロ」（PDF）日立。2019年5月10日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
46. 「HARP-1：120MHzスーパースカラPA-RISCプロセッサ」（PDF）日立。2016年4月23日時点のオリジナル（PDF）からアーカイブ。 2019年6月19日閲覧。
47. WhiteとDhawan、「POWER2：RISC System/6000ファミリーの次世代」 IBM J. Research and Development、第38巻第5号、1994年9月、493-502ページ。
48. 「ARM7の統計」Poppyfields.net、1994年5月27日。 2014年8月9日閲覧。
49. 「ForthマルチプロセッサチップMuP21」www.ultratechnology.com . 2019年9月6日閲覧。MuP21は21ビットCPUコア、メモリコプロセッサ、ビデオコプロセッサを搭載している。
50. "F21 CPU". www.ultratechnology.com . 2019年9月6日閲覧。F21は、ビデオI/O、アナログI/O、シリアルネットワークI/O、パラレルI/Oポートをチップ上に搭載しています。F21のトランジスタ数は約15,000個であるのに対し、MuP21は約7,000個です。
51. 「Ars Technica: AppleのPowerPC：アーキテクチャの歴史、パートI - ページ2 - (2004年8月)」. archive.arstechnica.com . 2020年8月11日閲覧。
52. Gary et al. (1994). 「PowerPC 603マイクロプロセッサ：ポータブルアプリケーション向けの低消費電力設計」 COMPCON 94会議録. DOI: 10.1109/CMPCON.1994.282894
53. Slaton et al. (1995). 「PowerPC 603eマイクロプロセッサ：強化された低消費電力スーパースカラ・マイクロプロセッサ」 ICCD '95国際コンピュータ設計会議議事録. DOI: 10.1109/ICCD.1995.528810
54. Bowhill, William J. 他 (1995). 「300MHz 64ビット第2世代CMOS Alpha CPUの回路実装」. Digital Technical Journal , 第7巻第1号, 100–118ページ.
55. “Intel Pentium Pro 180”. hw-museum.cz . 2015年2月20日. 2019年9月8日閲覧。
56. Kozierok, Charles M. (2001年4月17日). 「PC Guide Intel Pentium Pro ("P6")」. The PC Guide . 2001年4月14日時点のオリジナルよりアーカイブ。 2014年8月9日閲覧。
57. Gaddis, N.; Lotz, J. (1996年11月). 「64ビット4チャネルCMOS RISCマイクロプロセッサ」. IEEE Journal of Solid-State Circuits 31 (11): pp. 1697–1702.
58. Bouchard, Gregg. 「0.35 μm Alpha 21164マイクロプロセッサの設計目標」IEEE Hot Chips Symposium、1996年8月、IEEEコンピュータ協会。
59. Ulf Samuelsson. 「一般的なuCのトランジスタ数は？」www.embeddedrelated.com 。 2019年9月8日閲覧。私の記憶が正しければ、AVRコアは12,000ゲート、megaAVRコアは20,000ゲートです。各ゲートは4つのトランジスタで構成されています。メモリがかなり多く使用されるため、チップはかなり大きくなります。
60. Gronowski, Paul E. 他 (1998年5月). 「高性能マイクロプロセッサ設計」. IEEE Journal of Solid-State Circuits 33 (5): pp. 676–686.
61. 中川典雄、荒川文夫 (1999年4月). 「エンターテインメントシステムと高性能プロセッサSH-4」(PDF) .日立評論. 48 (2): 58– 63. 2023年3月18日閲覧。
62. 西井 修; 荒川 史朗; 石橋 健; 中野 誠; 志村 剛; 鈴木 健; 橘 正治; 戸塚 勇; 角田 剛; 内山 健; 山田 剛; 服部 剛; 前島 秀; 中川 暢; 成田 誠; 関 誠; 島崎 勇; 里村 亮; 高須賀 剛; 長谷川 明 (1998). 「グラフィック演算ユニットを搭載した200MHz 1.2W 1.4GFLOPSマイクロプロセッサ」. 1998 IEEE国際固体回路会議. 技術論文ダイジェスト, ISSCC. 初版 (カタログ番号 98CH36156) . IEEE . pp. 18.1-1 - 18.1-11.土井：10.1109/ISSCC.1998.672469。ISBN 0-7803-4344-1. S2CID  45392734。
63. Diefendorff, Keith (1999年4月19日). 「ソニーのエモーショナルチャージチップ：PlayStation 2000を支えるキラー浮動小数点「エモーションエンジン」」(PDF) . Microprocessor Report . 13 (5). S2CID 29649747. 2019年2月28日時点の オリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。
64. ヘネシー, ジョン・L. ;パターソン, デイビッド・A. (2002年5月29日). コンピュータアーキテクチャ：定量的アプローチ（第3版）. モーガン・カウフマン. p. 491. ISBN 978-0-08-050252-6. 2013年4月9日閲覧。
65. 「NVIDIA GeForce 7800 GTX GPUレビュー」。PC Perspective 2005年6月22日。 2019年6月18日閲覧。
66. 安藤博司;吉田裕也;井上明；杉山、私。浅川哲也;森田和也；牟田、T.オトクラムダ、T.オカダ、S.山下博司;佐津川裕也；今本 明;ヤマシタ、R.杉山 洋 (2003). 「1.3GHzの第5世代SPARC64マイクロプロセッサ」。第 40 回年次設計自動化会議の議事録。デザインオートメーションカンファレンス。 pp.  702–705。土井：10.1145/775832.776010。ISBN 1-58113-688-9。
67. クルーウェル、ケビン（2002年10月21日）「富士通のSPARC64 Vは本物だ」マイクロプロセッサレポート。
68. 「Intel Pentium M プロセッサ 1.60 GHZ、1M キャッシュ、400 MHZ FSB 製品仕様」。
69. 「EE+GS」。PS2開発Wiki。
70. 「ソニーマーケティングジャパン、2003年末にPSX用ポータブルゲーム機DESR-5000およびDESR-7000を発売」 (プレスリリース). ソニー. 2003年11月27日.
71. 「PlayStationの中核部分で使用されていたエモーションエンジンとグラフィックスシンセサイザーが1つのチップに統合される」(PDF)ソニー2003年4月21日. 2023年3月19日閲覧.
72. 「ソニーPSXの90nm CPUは『90nmではない』」The Register、2004年1月30日。
73. 「Semi Insights、PSXチップの『90nmではない』という説明を支持」EE Times、2004年2月5日。
74. 「Intel Pentium M プロセッサ 760 (2M キャッシュ、2.00A GHZ、533 MHZ FSB) 製品仕様」。
75. 富士通株式会社(2004年8月). UNIXサーバ向けSPARC64 Vプロセッサ.
76. 「Cellプロセッサの内部を垣間見る」Gamasutra 2006年7月13日. 2019年6月19日閲覧。
77. 「Intel Pentium D プロセッサー 920」。Intel . 2023年1月5日閲覧。
78. 「プレスキット — デュアルコア Intel Itanium プロセッサ」. Intel . 2014年8月9日閲覧。
79. Toepelt, Bert (2009年1月8日). 「AMD Phenom II X4: 45nm ベンチマーク — Phenom II と AMD Dragon プラットフォーム」. TomsHardware.com . 2014年8月9日閲覧。
80. 「ARM（Advanced RISC Machines）プロセッサ」。EngineersGarage.com 。 2014年8月9日閲覧。
81. 「パナソニック、新世代UniPhierシステムLSIの販売を開始」パナソニック2007年10月10日. 2019年7月2日閲覧。
82. 「SPARC64 VI拡張機能」56ページ、富士通株式会社、リリース1.3、2007年3月27日
83. Morgan, Timothy Prickett (2008年7月17日). 「富士通とサン、新型Sparcサーバラインナップでクアッドの実力を披露」The Unix Guardian , Vol. 8, No. 27.
84. 丸山 巧 (2009). SPARC64 VIIIfx: PETAスケールコンピューティング向け富士通の新世代オクトコアプロセッサ(PDF) . Proceedings of Hot Chips 21. IEEE Computer Society. 2010年10月8日時点のオリジナル(PDF)からアーカイブ。 2019年6月30日閲覧。
85. 「Intel Atom N450の仕様」. Intel . 2023年6月8日閲覧。
86. 「Intel Atom D510の仕様」. Intel . 2023年6月8日閲覧。
87. Stokes, Jon (2010年2月10日). 「Sunの10億トランジスタ、16コアのNiagara 3プロセッサ」. ArsTechnica.com . 2014年8月9日閲覧。
88. 「IBM、世界最速のマイクロプロセッサーを出荷へ」IBM、2010年9月1日。2010年9月5日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
89. 「Intel、20億個のトランジスタを搭載した初のコンピュータチップを発表」AFP、2008年2月5日。2011年5月20日時点のオリジナルよりアーカイブ。2008年2月5日閲覧。
90. 「Intel、Intel Xeon 'Nehalem-EX' プロセッサをプレビュー」2009年5月26日。2009年5月28日閲覧。
91. Morgan, Timothy Prickett (2011年11月21日)、「Fujitsu parades 16-core Sparc64 super stunner」、The Register 、 2011年12月8日閲覧。
92. Angelini, Chris (2011年11月14日). 「Intel Core i7-3960X レビュー：Sandy Bridge-EとX79 Express」. TomsHardware.com . 2014年8月9日閲覧。
93. 「IDF2012 マーク・ボーア、インテル シニア フェロー」(PDF)。
94. 「SPARC64のイメージ」（PDF） . fujitsu.com . 2017年8月29日閲覧。
95. 「IntelのAtomアーキテクチャ：旅の始まり」AnandTech。2009年1月22日時点のオリジナルよりアーカイブ。2010年4月4日閲覧。
96. 「Intel Xeon Phi SE10X」。TechPowerUp 。 2015年7月20日閲覧。
97. Shimpi, Lal. 「Haswellレビュー：Intel Core i7-4770Kとi5-4670Kをテスト」anandtech . 2013年6月7日時点のオリジナルよりアーカイブ。 2014年11月20日閲覧。
98. 「Dimmick, Frank (2014年8月29日). 「Intel Core i7 5960X Extreme Edition レビュー」. Overclockers Club . 2014年8月29日閲覧。
99. “Apple A8X”. NotebookCheck . 2015年7月20日閲覧。
100. “Intel Readying 15-core Xeon E7 v2”. AnandTech. 2014年2月12日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
101. 「Intel Xeon E5-2600 v3 プロセッサーの概要：Haswell-EP 最大18コア」。pcper . 2014年9月8日. 2015年1月29日閲覧。
102. 「IntelのBroadwell-Uが15W、28Wモバイルプロセッサに搭載」TechReport、2015年1月5日。 2015年1月5日閲覧。
103. 「Oracle、Sparc M7チップでコア数を32に増加」EnterpriseTech、2014年8月13日。
104. 「Broadwell-E: Intel Core i7-6950X、6900K、6850K、6800K レビュー」Tom's Hardware . 2016年5月30日. 2017年4月12日閲覧。
105. 「Broadwell-Eレビュー」PC Gamer 2016年7月8日. 2017年4月12日閲覧。
106. 「HUAWEI、AIユニット、55億個のトランジスタ、1.2GBPSのLTE速度を搭載したKIRIN 970 SOCをIFA 2017で発表」firstpost.com 2017年9月1日. 2018年11月18日閲覧。
107. 「Broadwell-EPアーキテクチャ - Intel Xeon E5-2600 v4 Broadwell-EPレビュー」. Tom's Hardware . 2016年3月31日. 2016年4月4日閲覧。
108. 「ZipCPUについて」zipcpu.com . 2019年9月10日閲覧。2016年のORCONF時点で、ZipCPUは構成に応じて1286～4926個の6-LUTを使用していました。
109. 「Qualcomm Snapdragon 835 (8998)」. NotebookCheck . 2017年9月23日閲覧。
110. 高橋ディーン（2017年1月3日）「QualcommのSnapdragon 835は30億個のトランジスタと10nm製造プロセスでデビュー」VentureBeat。
111. Singh, Teja (2017). 「3.2 Zen: 次世代高性能x86コア」. IEEE国際固体回路会議論文集. pp.  52– 54.
112. Cutress, Ian (2017年2月22日). 「AMDがZenを発表」. Anandtech.com. 2017年2月22日時点のオリジナルよりアーカイブ。 2017年2月22日閲覧。
113. “Ryzen 5 1600 - AMD”. Wikichip.org . 2018年4月20日. 2018年12月9日閲覧。
114. “キリン 970 – HiSilicon”.ウィキチップ。 2018 年 3 月 1 日。2018 年11 月 8 日に取得。
115. リチャード・リードベター (2017年4月6日). 「次期Xboxの内部：Project Scorpioの技術が明らかに」. Eurogamer . 2017年5月3日閲覧。
116. “Intel Xeon Platinum 8180”. TechPowerUp . 2018年12月1日. 2018年12月2日閲覧。
117. Pellerano, Stefano (2022年3月2日). 「スケーリングと統合の力を活用する回路設計（ISSCC 2022）」. YouTube .
118. Lee, Y. 「SiFive Freedom SoCs : 業界初のオープンソースRISC Vチップ」(PDF) . HotChips 29 IOT/Embedded . 2020年8月9日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。
119. 「富士通の文書」（PDF） . fujitsu.com . 2017年8月29日閲覧。
120. シュメラー、カイ (2018 年 11 月 5 日)。 「iPad Pro 2018: A12X-Prozessor beetet deutlich mehr Leistung」。ZDNet.de (ドイツ語)。
121. 「Qualcomm Datacenter Technologies、Qualcomm Centriq 2400の商用出荷を発表。世界初の10nmサーバープロセッサであり、史上最高性能のArmベースサーバープロセッサフ​​ァミリー」。Qualcomm 。2017年11月9日閲覧。
122. 「Qualcommのノートパソコン向けSnapdragon 1000は85億個のトランジスタを搭載可能」Techradar 2017年9月23日閲覧。
123. “Spotted: Qualcomm Snapdragon 8cx Wafer on 7nm”. AnandTech. 2018年12月7日時点のオリジナルよりアーカイブ。2018年12月6日閲覧。
124. 「HiSilicon Kirin 710」. Notebookcheck . 2018年9月19日. 2018年11月24日閲覧。
125. Yang, Daniel; Wegner, Stacy (2018年9月21日). 「Apple iPhone Xs Max 分解」. TechInsights . 2018年9月21日閲覧。
126. 「AppleのA12 Bionicは7ナノメートルのスマートフォン向けチップとしては初」Engadget . 2018年9月26日閲覧。
127. “キリン 980 – HiSilicon”.ウィキチップ。 2018 年 11 月 8 日。2018 年11 月 8 日に取得。
128. 「Qualcomm Snapdragon 8180：85億個のトランジスタを搭載した7nm SoC SDM1000がApple A12 Bionicチップセットに挑む」 dailyhunt . 2018年9月21日閲覧。
129. Zafar, Ramish (2018年10月30日). 「AppleのA12Xは100億個のトランジスタを搭載し、パフォーマンスが90%向上、7コアGPUを搭載」. Wccftech .
130. 「富士通、最強のARMプロセッサA64FXで日本における数十億単位の超計算を実現」firstxw.com . 2019年4月16日. 2019年6月20日時点のオリジナルよりアーカイブ。 2019年6月19日閲覧。
131. 「富士通、窒化ガリウムトランジスタの出力を3倍にすることに成功」富士通2018年8月22日2019年6月19日閲覧。
132. “Hot Chips 30: Nvidia Xavier SoC”. fuse.wikichip.org . 2018年9月18日. 2018年12月6日閲覧。
133. Frumusanu, Andrei. 「Samsung Galaxy S10+ Snapdragon & Exynosレビュー：ほぼ完璧、しかし欠点も」www.anandtech.com . 2019年3月29日時点のオリジナルよりアーカイブ。 2021年2月19日閲覧。
134. 「Zen 2マイクロアーキテクチャ」. WikiChip . 2023年2月21日閲覧。
135. 「AMD Ryzen 9 3900XとRyzen 7 3700Xレビュー：Zen 2と7nmの解放」. Tom's Hardware . 2019年7月7日. 2019年10月19日閲覧。
136. Frumusanu, Andrei. 「Huawei Mate 30 Proレビュー：Google抜きのトップハードウェア？」AnandTech . 2020年1月2日時点のオリジナルよりアーカイブ。 2020年1月2日閲覧。
137. Zafar, Ramish (2019年9月10日). 「iPhone 11用Apple A13は85億個のトランジスタとクアッドコアGPUを搭載」. Wccftech . 2019年9月11日閲覧。
138. iPhone 11 Proの紹介 — Apple Youtubeビデオ、 2019年9月11日閲覧^{[ YouTube リンク切れ]}
139. “Hot Chips 2020 Live Blog: IBM z15”. AnandTech . 2020年8月17日. オリジナルよりアーカイブ。2020年8月17日.
140. Broekhuijsen, Niels (2019年10月23日). 「AMDの64コアEPYCとRyzen CPUの詳細：詳細な内部構造」 . 2019年10月24日閲覧。
141. Mujtaba, Hassan (2019年10月22日). 「AMD第2世代EPYC Romeプロセッサは395億個ものトランジスタを搭載、IOダイの詳細画像も公開」 . 2019年10月24日閲覧。
142. Friedman, Alan (2019年12月14日). 「5nm Kirin 1020 SoC、来年のHuawei Mate 40シリーズに搭載か」. Phone Arena . 2019年12月23日閲覧。
143. Verheyde, Arne (2019年12月5日). 「Amazon、64コアのARM Graviton2とIntelのXeonを比較」. Tom's Hardware . 2019年12月6日閲覧。
144. Morgan, Timothy Prickett (2019年12月3日). 「ついにAWSがサーバーに真の弾み」. The Next Platform . 2019年12月6日閲覧。
145. Friedman, Alan (2019年10月10日). 「Qualcommは来月にもSnapdragon 865 SoCを発表すると報じられている」. Phone Arena . 2021年2月19日閲覧。
146. 「Xiaomi Mi 10 分解分析 | TechInsights」www.techinsights.com . 2021年2月19日閲覧。
147. 「The Linley Group - TI Jacintoがレベル3 ADASを加速」www.linleygroup.com . 2021年2月12日閲覧。
148. 「Apple、CPU速度40%向上、トランジスタ数118億個を誇るA14 Bionicプロセッサを発表」Venturebeat . 2020年11月10日. 2020年11月24日閲覧。
149. 「Apple、新型ArmベースM1チップは『Mac史上最長のバッテリー寿命』を実現」The Verge 2020年11月10日. 2020年11月11日閲覧。
150. Ikoba, Jed John (2020年10月23日). 「複数のベンチマークテストで、Kirin 9000はこれまでで最も強力なチップセットの1つにランク付けされました」Gizmochina . 2020年11月14日閲覧。
151. Frumusanu, Andrei. 「Huawei が Mate 40 シリーズを発表：153億個のトランジスタと5nm Kirin 9000を搭載」www.anandtech.com。2020年10月22日時点のオリジナルよりアーカイブ。 2020年11月14日閲覧。
152. Burd, Thomas (2022). 「2.7 Zen3: AMD第2世代7nm x86-64マイクロプロセッサコア」. IEEE国際固体回路会議論文集. pp.  54– 56.
153. 「Intelは長らく発表していなかったチップ内のトランジスタ数を再び公表した。Rocket Lake-Sは約60億個、Coffee Lake-Sは約40億個とされている。8コアのチップは、10コアの前身モデルよりも約30%大きい」。twitter 。2021年3月16日閲覧。
154. “IntelのCore i7-11700K「Rocket Lake」が廃止：大型ダイが明らかに”. tomshardware . 2021年3月12日. 2021年3月16日閲覧。
155. 「Intelの14nm密度」www.techcenturion.com . 2019年11月26日. 2019年11月26日閲覧。
156. 「AMD Ryzen 7 5800H スペック」。TechPowerUp 。2021年9月20日閲覧。
157. 「AMD Epyc 7763の仕様」。2023年8月。
158. シャンクランド、スティーブン. 「AppleのA15 Bionicチップは150億個のトランジスタ、新しいグラフィックス、AIを搭載し、iPhone 13を強力にサポート」. CNET . 2021年9月20日閲覧。
159. “Apple iPhone 13 Pro 分解 | TechInsights”. www.techinsights.com . 2021年9月29日閲覧。
160. 「Apple、最新MacBook ProノートPC向けM1 ProおよびM1 Maxチップを発表」VentureBeat . 2021年10月18日.
161. 「AppleがM1 ProとM1 Maxを発表：オールアウトパフォーマンスを備えた巨大な新型Arm SoC」AnanadTech 2021年10月18日時点のオリジナルよりアーカイブ。 2021年12月2日閲覧。
162. 「Apple、供給不足の中、新型コンピュータチップを発表」BBCニュース、2021年10月19日。
163. 「Apple、M1 Ultraで3Dファブリックポートフォリオに参入か？」TechInsights . 2022年7月8日閲覧。
164. “Hot Chips 2020 ライブブログ”. AnandTech . 2020年8月17日. オリジナルより2020年8月17日時点のアーカイブ。
165. 「Phantom X2シリーズ 5G、MediaTek Dimensity 9000搭載」. Mediatek . 2022年12月12日.
166. “MediaTek Dimensity 9000”. Mediatek . 2023年1月21日.
167. 「Apple、iPhone 14 ProとiPhone 14 Pro Max向けにA16 Bionicを発表」。NotebookCheck 。 2022年9月7日。
168. 「iPhone 14 ProとPro Maxのみ新型A16チップ搭載」CNET 2022年9月7日
169. “The Apple 2022 Fall iPhone Event Live Blog”. AnandTech . 2022年9月7日. オリジナルより2022年9月8日時点のアーカイブ。
170. 「Apple、パーソナルコンピュータ向け世界最強チップ「M1 Ultra」を発表」Apple Newsroom . 2022年3月9日閲覧。
171. シャンクランド、スティーブン。「新型Mac Studioマシンの頭脳、Appleの巨大な20コアM1 Ultraプロセッサを体験せよ」CNET 。 2022年3月9日閲覧。
172. “AMD、Milan-X CPUをリリース”. AnandTech . 2022年3月21日. オリジナルより2022年3月29日時点のアーカイブ。
173. 「IBM Telum Hot Chips スライド デッキ」(PDF) 2021年8月23日。
174. 「IBM z16の発表」。2022年4月5日。
175. 「Apple、M1の画期的なパフォーマンスと機能をさらに進化させたM2を発表」Apple 2022年6月6日。
176. 「MediaTek Dimensity 9200：TSMC N4PノードをベースにしたARM Cortex-X3 CPUとImmortalis-G715 GPUコアを搭載した新フラッグシップチップセットがデビュー」。NotebookCheck 。 2022年11月8日。
177. 「Dimensity 9200のスペック」。Mediatek 。 2022年11月8日。
178. 「Dimensity 9200 プレゼンテーション」。Mediatek 2022年11月8日。
179. 「AMD EPYC Genoa、Intel Xeonに驚異的な差を付ける」ServeTheHome . 2022年11月10日.
180. 「AMDは2035年までにゼタフロップスの壁を破ることを目指し、効率性問題を解決する次世代計画を発表」Appuals、2023年2月21日。
181. 「AMDがゼタスケールコンピューティングへの道筋を示す：CPUとGPUのパフォーマンス、効率性のトレンド、次世代チップレットパッケージングなどについて語る」WCCFtech、2023年2月20日。
182. 「AMD EPYC Genoa & SP5プラットフォームがリーク – 5nm Zen 4 CCDは約72mm、12個のCCDパッケージは5428mm²、ソケットピーク電力は最大700W」。WCCFtech 。 2021年8月17日。
183. Syed, Areej (2021年8月17日). 「AMD Epyc Genoaのリークされた資料で、96コア、最大TDP700W、Zen 4チップレットの寸法が明らかに」HardwareTimes .
184. 「Kirin 9000SはKirin 9000よりもトランジスタ数が約60億少ないのに、性能は向上！その仕組みは？」iNews . 2023年9月13日. 2023年9月24日閲覧。
185. “AppleがM4 SoCを発表：2024年iPad Proに搭載される最新かつ最高のスタート”. Anandtech . 2024年5月7日. オリジナルより2024年5月7日時点のアーカイブ。
186. 「Apple、M3、M3 Pro、M3 Maxから始まる新しいM3チップラインナップを発表」Arstechnica . 2023年10月31日。
187. ゴールドマン、ジョシュア. 「Apple A17 Proチップ：iPhone 15 ProとPro Maxに搭載された新しい頭脳」. CNET . 2023年9月12日閲覧。
188. 「第4世代Intel XeonスケーラブルSapphire Rapidsが飛躍的に進化」ServeTheHome . 2023年1月10日.
189. “Wie vier Dies zu einem "monolithischen" Sapphire Rapids werden".ハードウェアLUXX。 2022 年 2 月 21 日。
190. 「Apple、M2 ProとM2 Maxを発表：次世代ワークフローを実現する次世代チップ」Apple（プレスリリース）2023年1月17日。
191. 「Apple、M2 Ultraを発表」（プレスリリース）。Apple。2023年6月5日。
192. 「AMD EPYC Bergamoが発売、ソケットあたり128コア、1Uあたり1024スレッド」ServeTheHome . 2023年6月13日。
193. 「AMD Instinct MI300Aアクセラレーター」AMD . 2024年1月14日閲覧。
194. Alcorn, Paul (2023年12月6日). 「AMD、Instinct MI300X GPUとMI300A APUを発表、Nvidiaの競合GPUに対して最大1.6倍のリードを主張」. Tom's Hardware . 2024年1月14日閲覧。
195. 「中国が5931個のトランジスタを搭載した世界最薄のチップを開発」2025年。
196. Williams, Chris. 「NvidiaのTesla P100は150億個のトランジスタと21TFLOPSを搭載」www.theregister.co.uk . 2019年8月12日閲覧。
197. 「有名なグラフィックスチップ：NEC μPD7220グラフィックスディスプレイコントローラ」。IEEE Computer Society、米国電気電子学会。2018年8月22日。 2019年6月21日閲覧。
198. 「GPUの歴史：日立ARTC HD63484。2番目のグラフィックスプロセッサ」。IEEE Computer Society。米国電気電子学会。2018年10月7日。 2019年6月21日閲覧。
199. 「Amiga ハードウェア大全」。
200. ラッセル、ジェシー、コーン、ロナルド（2012年5月）。MOSテクノロジーAgnus。オンデマンドブック。ISBN 978-5511916842。
201. 「30 Years of Console Gaming」Klinger Photography 2017年8月20日. 2019年6月19日閲覧。
202. “セガサターン”. MAME . 2019年7月18日閲覧。
203. 「ASICチップは業界のゲーム勝者」ワシントン・ポスト、1995年9月18日。 2019年6月19日閲覧。
204. 「GPUの名前を変更する時期か？」Jon Peddie Research、IEEE Computer Society、2018年7月9日。 2019年6月19日閲覧。
205. 「FastForward Sony、PlayStationビデオゲームCPUチップにLSIロジックを採用」FastForward . 2014年1月29日閲覧。
206. 「Reality Co-Processor − The Power In Nintendo64」（PDF） . Silicon Graphics . 1997年8月26日. 2020年5月19日時点のオリジナル（PDF）からアーカイブ。 2019年6月18日閲覧。
207. 「Imagination PowerVR PCX2 GPU」。VideoCardz.net 。2019年6月19日閲覧。
208. Lilly, Paul (2009年5月19日). 「From Voodoo to GeForce: The Awesome History of 3D Graphics」. PC Gamer . 2019年6月19日閲覧。
209. 「3Dアクセラレータデータベース」。Vintage 3D 。 2019年7月21日閲覧。
210. 「RIVA128 データシート」SGS Thomson Microelectronics . 2019年7月21日閲覧。
211. Singer, Graham (2013年4月3日). 「現代のグラフィックスプロセッサの歴史、パート2」. TechSpot . 2019年7月21日閲覧。
212. 「セガドリームキャストを思い出す」Bit-Tech、2009年9月29日。 2019年6月18日閲覧。
213. Weinberg, Neil (1998年9月7日). 「カムバック・キッド」. Forbes . 2019年6月19日閲覧。
214. Charles, Bertie (1998). 「セガの新たな次元」. Forbes . 162 ( 5–9 ). Forbes Incorporated: 206. 0.25ミクロン単位の微細加工が施されたこのチップは、グラフィックプロセッサとしては最先端の技術であり、1000万個のトランジスタを搭載している。
215. 萩原史朗、イアン・オリバー（1999年11～12月）「セガドリームキャスト：統合されたエンターテインメントの世界の創造」IEEE Micro 19 ( 6). IEEE Computer Society : 29– 35. doi :10.1109/40.809375. 2000年8月23日時点のオリジナルよりアーカイブ。 2019年6月27日閲覧。
216. “VideoLogic Neon 250 4MB”. VideoCardz.net . 2019年6月19日閲覧。
217. Shimpi, Anand Lal (1998年11月21日). 「Fall Comdex '98 Coverage」. AnandTech . 2011年3月10日時点のオリジナルよりアーカイブ。2019年6月19日閲覧。
218. 「PlayStationの中核部分で使用されていたエモーションエンジンとグラフィックスシンセサイザーが1つのチップに」(PDF)ソニー2003年4月21日. 2019年6月26日閲覧。
219. 「NVIDIA NV10 A3 GPUの仕様」。TechPowerUp 。2019年6月19日閲覧。
220. IGNスタッフ (2000年11月4日). 「Gamecube vs. PlayStation 2」. IGN . 2015年11月22日閲覧。
221. 「NVIDIA NV2A GPUの仕様」。TechPowerUp 。2019年7月21日閲覧。
222. 「ATI Xenos GPUの仕様」。TechPowerUp 。2019年6月21日閲覧。
223. International, GamesIndustry (2005年7月14日). 「TSMCがX360 GPUを製造へ」. Eurogamer . 2006年8月22日閲覧。
224. 「NVIDIA Playstation 3 RSX 65nm 仕様」TechPowerUp . 2019年6月21日閲覧。
225. 「PS3のグラフィックチップ、秋に65nmへ」Edge Online、2008年6月26日。2008年7月25日時点のオリジナルよりアーカイブ。
226. 「NVIDIAの14億トランジスタGPU：GT200がGeForce GTX 280と260として登場」AnandTech.com。2008年6月17日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
227. 「Radeon HD 4850 & 4870: AMDが199ドルと299ドルで勝利」AnandTech.com。2012年5月30日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
228. グラスコウスキー、ピーター. 「ATIとNvidia、斜め対決」. CNET. 2012年1月27日時点のオリジナルよりアーカイブ。 2014年8月9日閲覧。
229. Woligroski, Don (2011年12月22日). 「AMD Radeon HD 7970」. TomsHardware.com . 2014年8月9日閲覧。
230. 「NVIDIA Kepler GK110 アーキテクチャ」(PDF) . NVIDIA . 2012 . 2024年1月9日閲覧。
231. ライアン・スミス（2012年11月12日）「NVIDIAがTesla K20とK20Xを発表：GK110がついに登場」AnandTech。2012年11月13日時点のオリジナルよりアーカイブ。
232. 「ホワイトペーパー: NVIDIA GeForce GTX 680」(PDF) NVIDIA 2012年。2012年4月17日時点のオリジナル(PDF)からのアーカイブ。
233. Kan, Michael (2020年8月18日). 「Xbox Series Xはチップ製造コストの高さで財布に負担をかける可能性」PCMag . 2020年9月5日閲覧。
234. 「AMD Xbox One GPU」. www.techpowerup.com . 2020年2月5日閲覧。
235. 「AMD PlayStation 4 GPU」. www.techpowerup.com . 2020年2月5日閲覧。
236. 「AMD Xbox One S GPU」. www.techpowerup.com . 2020年2月5日閲覧。
237. 「AMD PlayStation 4 Pro GPU」. www.techpowerup.com . 2020年2月5日閲覧。
238. Smith, Ryan (2016年6月29日). 「AMD RX 480 プレビュー」. Anandtech.com. 2016年6月30日時点のオリジナルよりアーカイブ。2017年2月22日閲覧。
239. Schor, David (2018年7月22日). 「VLSI 2018: GlobalFoundries 12nm Leading-Performance, 12LP」. WikiChip Fuse . 2019年5月31日閲覧。
240. Harris, Mark (2016年4月5日). 「Inside Pascal: NVIDIAの最新コンピューティングプラットフォーム」. Nvidia開発者ブログ.
241. 「GPUデータベース：Pascal」。TechPowerUp 。 2023年7月26日。
242. 「AMD Xbox One X GPU」. www.techpowerup.com . 2020年2月5日閲覧。
243. 「Radeon の次世代 Vega アーキテクチャ」(PDF)。
244. Durant, Luke; Giroux, Olivier; Harris, Mark; Stam, Nick (2017年5月10日). 「Inside Volta: The World's Most Advanced Data Center GPU」. Nvidia開発者ブログ.
245. 「NVIDIA TURING GPU アーキテクチャ：グラフィックスの再発明」（PDF） . Nvidia . 2018年. 2019年6月28日閲覧。
246. “NVIDIA GeForce GTX 1650”. www.techpowerup.com . 2020年2月5日閲覧。
247. “NVIDIA GeForce GTX 1660 Ti”. www.techpowerup.com 。2020 年2 月 5 日に取得。
248. 「AMD Radeon RX 5700 XT」. www.techpowerup.com . 2020年2月5日閲覧。
249. 「AMD Radeon RX 5500 XT」. www.techpowerup.com . 2020年2月5日閲覧。
250. 「AMD Arcturus GPUの仕様」。TechPowerUp 。2022年11月10日閲覧。
251. Walton, Jared (2020年5月14日). 「Nvidiaがデータセンター向けの次世代7nm Ampere A100 GPUを発表。その規模はまさに巨大」Tom's Hardware .
252. 「Nvidia Ampereアーキテクチャ」www.nvidia.com . 2020年5月15日閲覧。
253. 「NVIDIA GA102 GPUの仕様」。Techpowerup 。2020年9月5日閲覧。
254. 「『未来への大きな一歩』：NVIDIA CEOがGeForce RTX 30シリーズGPUを発表」www.nvidia.com . 2020年9月. 2020年9月5日閲覧。
255. 「NVIDIA GA103 GPUの仕様」。TechPowerUp 。2023年3月21日閲覧。
256. “NVIDIA GeForce RTX 3070 スペック”. TechPowerUp . 2021年9月20日閲覧。
257. 「NVIDIA GA106の仕様」。TechPowerUp 。2023年3月22日閲覧。
258. 「NVIDIA GA107 GPUの仕様」。TechPowerUp 。2023年3月21日閲覧。
259. “MI250X ダイサイズの推定”. Twitter . 2021年11月17日.
260. 「AMD Instinct MI250 プロフェッショナルグラフィックスカード」。VideoCardz 。 2022年11月2日。
261. 「AMDのInstinct MI250X OAMカードの写真：Aldebaranの巨大ダイが明らかに」。Tom 's Hardware。2021年11月17日。
262. 「HC34でAMD MI250Xとトポロジーが説明される」ServeTheHome . 2022年8月22日.
263. 「NvidiaがHopper H100 GPU、新型DGX、Graceスーパーチップを発表」HPCWire . 2022年3月22日. 2022年3月23日閲覧。
264. 「NVIDIAがAD102 GPUの詳細を発表。最大18432基のCUDAコア、763億個のトランジスタ、608平方ミリメートルの面積を誇ります」。VideoCardz 。 2022年9月20日。
265. 「NVIDIAがAda 102/103/104 GPUの仕様を発表、AD104はGA102よりもトランジスタ数が多い」。VideoCardz 。 2022年9月23日。
266. 「Nvidia AD106とAD107のGPU画像、スペック、ダイサイズが明らかに」Tom's Hardware、2023年2月3日。
267. 「NVIDIA GeForce RTX 4060 Ti「AD106-350」GPUの画像、Samsung GDDR6ダイを使用」。WCCFtech 。 2023年4月28日。
268. 「NVIDIAのGeForce RTX 4060 GPU向け最小Ada GPU、AD107-400」の画像”. WCCFtech . 2023年5月21日.
269. 「AMD、画期的なAMD RDNA 3アーキテクチャとチップレット設計を基盤とする、世界最先端のゲーミンググラフィックカードを発表」AMD（プレスリリース）。2022年11月3日。
270. 「AMD、999ドルのRadeon RX 7900 XTXを発表…（末尾にRX-819と記載）」TechPowerUp、2022年11月4日。
271. 「AMD Navi 31 GPUの仕様」。TechPowerUp 。2023年11月7日閲覧。
272. 「AMD Navi 32 GPUの仕様」。TechPowerUp 。2023年11月7日閲覧。
273. 「AMD Navi 33 GPUの仕様」。TechPowerUp 。2023年3月21日閲覧。
274. 「AMD、NvidiaのH100に対抗するGPUを開発」HPCWire 2023年6月13日. 2023年6月14日閲覧。
275. 「AMD Aqua Vanjaramの仕様」TechPowerUp . 2024年1月14日閲覧。
276. 「NVIDIA Blackwellプラットフォームがコンピューティングの新時代を切り開く」（プレスリリース）。2024年3月18日。
277. 「NVIDIA GB202 GPUの仕様」。TechPowerUp 。2025年10月27日閲覧。
278. 「NVIDIA GB203 GPUの仕様」。TechPowerUp 。2025年10月27日閲覧。
279. 「NVIDIA GB205 GPUの仕様」。TechPowerUp 。2025年10月27日閲覧。
280. 「NVIDIA GB206 GPUの仕様」TechPowerUp . 2025年10月27日閲覧。
281. 「NVIDIA GB207 GPUの仕様」。TechPowerUp 。2025年10月27日閲覧。
282. 「AMD Navi 44 GPUの仕様」TechPowerUp . 2025年10月27日閲覧。
283. 「AMD Navi 48 GPUの仕様」。TechPowerUp 。2025年10月27日閲覧。
284. 「台湾企業UMC、ザイリンクスに65nm FPGAを納入」SDA-ASIA、2006年11月9日木曜日。
285. 「Alteraの新しい40nm FPGA - 25億個のトランジスタ！」pldesignline.com。2010年6月19日時点のオリジナルよりアーカイブ。 2009年1月22日閲覧。
286. 「20nmプロセスにおける高密度SoC FPGAの設計」(PDF) 2014年。 2016年4月23日時点のオリジナル(PDF)からアーカイブ。 2017年7月16日閲覧。
287. Maxfield, Clive (2011年10月). 「新型Xilinx Virtex-7 2000T FPGAは2,000万ASICゲート相当の性能を提供」. EETimes . AspenCore . 2019年9月4日閲覧。
288. Greenhill, D.; Ho, R.; Lewis, D.; Schmit, H.; Chan, KH; Tong, A.; Atsatt, S.; How, D.; McElheny, P. (2017年2月). 「3.3a 14nm 1GHz FPGA with 2.5D transceiver integration」. 2017 IEEE International Solid-State Circuits Conference (ISSCC) . pp.  54– 55. doi :10.1109/ISSCC.2017.7870257. ISBN 978-1-5090-3758-2. S2CID  2135354。
289. Greenhill, David; Ho, Ron; Lewis, David; Schmit, Herman; Chan, Kok Hong; Tong, Andy; Atsatt, Sean; How, Dana; McElheny, Peter; Duwel, Keith; Schulz, Jeffrey; Faulkner, Darren; Iyer, Gopal; Chen, George; Phoon, Hee Kong; Lim, Han Wooi; Koay, Wei-Yee; Garibay, Ty (2017年5月17日). “3.3 A 14nm 1GHz FPGA with 2.5D transceiver integration | DeepDyve”. DeepDyve . 2017年5月17日時点のオリジナルよりアーカイブ。 2019年9月19日閲覧。
290. Santarini, Mike (2014年5月). 「ザイリンクス、業界初の20nm All Programmableデバイスを出荷」(PDF) . Xcell journal . No. 86.ザイリンクス. p. 14. 2014年6月3日閲覧.
291. Gianelli, Silvia (2015年1月). 「ザイリンクス、業界初の4Mロジックセルデバイスを発表。ASICゲート数5000万個超、競合製品の4倍の容量を実現」www.xilinx.com . 2019年8月22日閲覧。
292. Sims, Tara (2019年8月). 「ザイリンクス、900万個のシステムロジックセルを搭載した世界最大のFPGAを発表」www.xilinx.com . 2019年8月22日閲覧。
293. Verheyde, Arne (2019年8月). 「Xilinx、350億個のトランジスタを搭載した世界最大のFPGAを発表」www.tomshardware.com . 2019年8月23日閲覧。
294. Cutress, Ian (2019年8月). 「Xilinx、世界最大規模のFPGAを発表：900万セル搭載のVirtex Ultrascale+ VU19P」www.anandtech.com . 2019年8月27日時点のオリジナルよりアーカイブ。 2019年9月25日閲覧。
295. Abazovic, Fuad (2019年5月). 「Xilinx 7nm Versal、昨年テープアウト」 . 2019年9月30日閲覧。
296. Cutress, Ian (2019年8月). 「Hot Chips 31 Live Blogs: Xilinx Versal AI Engine」. 2019年8月20日時点のオリジナルよりアーカイブ。2019年9月30日閲覧。
297. Krewell, Kevin (2019年8月). 「Hot Chips 2019が新たなAI戦略を浮き彫りにする」 . 2019年9月30日閲覧。
298. Leibson, Steven (2019年11月6日). 「Intel、1020万ロジックエレメント搭載の世界最高容量Intel Stratix 10 GX 10M FPGAを発表」 . 2019年11月7日閲覧。
299. Verheyde, Arne (2019年11月6日). 「Intel、433億個のトランジスタを搭載した世界最大のFPGAを発表」 . 2019年11月7日閲覧。
300. Cutress, Ian (2020年8月). 「Hot Chips 2020 Live Blog: Xilinx Versal ACAPs」. 2020年8月18日時点のオリジナルよりアーカイブ。2020年9月9日閲覧。
301. 「ザイリンクス、7nm Versal AIコアおよびVersalプライムシリーズデバイスのフル生産出荷を発表」2021年4月27日。 2021年5月8日閲覧。
302. ロバート・デナードのDRAMメモリ history-computer.com
303. 「1960年代後半：MOSメモリの始まり」（PDF） .半導体歴史博物館. 2019年1月23日. 2019年6月27日閲覧。
304. 「1970年：半導体が磁気コアと競合」。コンピュータ歴史博物館。 2019年6月19日閲覧。
305. 「2.1.1 フラッシュメモリ」。ウィーン工科大学。 2019年6月20日閲覧。
306. Shilov, Anton. 「SK Hynix、128層4D NANDの生産を開始、176層も開発中」www.anandtech.com。2019年6月26日時点のオリジナルよりアーカイブ。 2019年9月16日閲覧。
307. 「Samsung、100層以上の第6世代V-NANDフラッシュの生産を開始」PC Perspective 2019年8月11日. 2019年9月16日閲覧。
308. 「1966年：半導体RAMが高速ストレージのニーズに応える」。コンピュータ歴史博物館。 2019年6月19日閲覧。
309. “東芝「TOSCAL」BC-1411の仕様”.古い電卓ウェブ博物館. 2017年7月3日時点のオリジナルよりアーカイブ。 2018年5月8日閲覧。
310. 「東芝「トスカル」BC-1411 デスクトップ電卓」。古い電卓ウェブミュージアム。2007年5月20日時点のオリジナルよりアーカイブ。
311. Castrucci, Paul (1966年5月10日). 「IBM初のICメモリ」(PDF) . IBM News . 第3巻第9号. IBM Corporation . 2019年6月19日閲覧– Computer History Museum経由.
312. 「Intel製品の時系列リスト。製品は日付順に並べられています」（PDF）。インテルミュージアム。Intel Corporation。2005年7月。 2007年8月9日時点のオリジナル（PDF）からアーカイブ。 2007年7月31日閲覧。
313. 「1970年代：SRAMの進化」（PDF） .半導体歴史博物館. 2019年6月27日閲覧。
314. Pimbley, J. (2012). 先進CMOSプロセス技術.エルゼビア. p. 7. ISBN 9780323156806。
315. “Intel: 35 Years of Innovation (1968–2003)” (PDF) . Intel. 2003. オリジナル(PDF)から2021年11月4日時点のアーカイブ。 2019年6月26日閲覧。
316. Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . pp.  362– 363. ISBN 9783540342588i1103は、最小8μmの6マスクシリコンゲートP-MOSプロセスで製造されました。その結果、メモリセルサイズは2,400μm ²、ダイサイズは10 mm ²弱となり、価格は約21ドルでした。
317. 「日本メーカーのDRAM市場参入と集積度向上」（PDF） .半導体歴史博物館. 2019年6月27日閲覧。
318. Gealow, Jeffrey Carl (1990年8月10日). 「処理技術がDRAMセンスアンプ設計に与える影響」(PDF) .マサチューセッツ工科大学. pp.  149– 166. 2019年6月25日閲覧– CORE経由.
319. 「シリコンゲートMOS 2102A」。Intel . 2019年6月27日閲覧。
320. 「最も成功した16KダイナミックRAMの1つ：4116」。国立アメリカ歴史博物館。スミソニアン協会。 2019年6月20日閲覧。
321. コンポーネントデータカタログ(PDF) . Intel . 1978年. pp.  3– 94 . 2019年6月27日閲覧。
322. 「メモリ」。STOL (Semiconductor Technology Online) . 2023年11月2日時点のオリジナルよりアーカイブ。 2019年6月25日閲覧。
323. 「IC技術の最先端：初の294,912ビット（288K）ダイナミックRAM」国立アメリカ歴史博物館、スミソニアン協会。 2019年6月20日閲覧。
324. 「1984年のコンピュータの歴史」Computer Hope . 2019年6月25日閲覧。
325. 「Japanese Technical Abstracts」. Japanese Technical Abstracts . 2 ( 3– 4). University Microfilms: 161. 1987. 1984年に1M DRAMが発表され、メガバイトの時代が始まりました。
326. 「KM48SL2000-7 データシート」Samsung 1992年8月2019年6月19日閲覧。
327. "Electronic Design". Electronic Design . 41 ( 15–21 ). Hayden Publishing Company. 1993.最初の商用同期DRAMであるSamsung 16MビットKM48SL2000は、シングルバンクアーキテクチャを採用しており、システム設計者は非同期システムから同期システムへ容易に移行できます。
328. ギガビットの壁を破り、ISSCCで発表されたDRAMはシステム設計に大きなインパクトを与える。（ダイナミックランダムアクセスメモリ、国際固体回路会議、日立製作所とNECの研究開発）、1995年1月9日
329. 「Japanese Company Profiles」（PDF） .スミソニアン協会. 1996年. 2019年6月27日閲覧。
330. “History: 1990年代”. SK Hynix . 2021年2月5日時点のオリジナルよりアーカイブ。2019年7月6日閲覧。
331. 「Samsung 50nm 2GB DDR3チップは業界最小」SlashGear、2008年9月29日。 2019年6月25日閲覧。
332. Shilov, Anton (2017年7月19日). 「Samsung、需要増加を受け8GB HBM2チップの生産量を増加」AnandTech . 2017年7月20日時点のオリジナルよりアーカイブ。 2019年6月29日閲覧。
333. “Samsung Unleashes a Roomy DDR4 256GB RAM”. Tom's Hardware . 2018年9月6日. 2019年6月21日時点のオリジナルよりアーカイブ。 2019年6月21日閲覧。
334. 「ファウンドリーから初の3DナノチューブおよびRRAM ICが出荷」IEEE Spectrum: テクノロジー、エンジニアリング、科学ニュース. 2019年7月19日. 2019年9月16日閲覧.このウエハーは先週金曜日に製造されたばかりで、ファウンドリーで製造された初のモノリシック3D ICです。
335. 「3次元モノリシック・システム・オン・ア・チップ」www.darpa.mil . 2019年9月16日閲覧。
336. 「DARPA 3DSoCイニシアチブが1年目を終了、ERIサミットでSkyWaterの200mm米国ファウンドリーへの技術移転における主要ステップの進捗状況に関する最新情報提供」Skywater Technology Foundry（プレスリリース）2019年7月25日。 2019年9月16日閲覧。
337. 「DD28F032SA データシート」。Intel . 2019年6月27日閲覧。
338. 「東芝、大容量ブロックサイズで書き込み/消去速度性能を向上した0.13ミクロン1GbモノリシックNANDを発表」東芝2002年9月9日。2006年3月11日時点のオリジナルよりアーカイブ。 2006年3月11日閲覧。
339. 「東芝とサンディスク、1ギガビットNANDフラッシュメモリチップを発表、将来のフラッシュ製品の容量を倍増」東芝. 2001年11月12日. 2019年6月20日閲覧。
340. 「2000年から2009年までの私たちの誇りある歴史」。Samsung Semiconductor。Samsung 。 2019年6月25日閲覧。
341. 「東芝、1ギガバイトのコンパクトフラッシュカードを発表」東芝、2002年9月9日。2006年3月11日時点のオリジナルよりアーカイブ。2006年3月11日閲覧。
342. "History". Samsung Electronics . Samsung . 2019年6月19日閲覧。
343. 「東芝、モバイルコンシューマー製品向けに業界最高容量の組み込みNANDフラッシュメモリを商品化」東芝. 2007年4月17日. 2010年11月23日時点のオリジナルよりアーカイブ。 2010年11月23日閲覧。
344. 「東芝、最大容量の組み込みNANDフラッシュメモリデバイスを発売」東芝. 2008年8月7日. 2019年6月21日閲覧。
345. 「東芝、業界最大容量の組み込みNANDフラッシュメモリモジュールを発売」東芝. 2010年6月17日. 2019年6月21日閲覧。
346. 「Samsung e·MMC 製品ファミリー」(PDF) . Samsung Electronics . 2011年12月. 2019年11月8日時点のオリジナル(PDF)からアーカイブ。 2019年7月15日閲覧。
347. Shilov, Anton (2017年12月5日). 「Samsung、512GB UFS NANDフラッシュメモリの生産を開始：64層V-NAND、読み出し速度860MB/s」AnandTech . 2017年12月5日時点のオリジナルよりアーカイブ。 2019年6月23日閲覧。
348. マナーズ、デイビッド（2019年1月30日）「サムスンが1TBフラッシュeUFSモジュールを発売」『エレクトロニクス・ウィークリー』 2019年6月23日閲覧。
349. Tallis, Billy (2018年10月17日). 「Samsung、QLC NANDと96層3D NANDのSSDロードマップを公開」AnandTech . 2018年10月18日時点のオリジナルよりアーカイブ。 2019年6月27日閲覧。
350. “Micronの232層NANDが出荷開始”. AnandTech . 2022年7月26日. オリジナルより2022年7月27日時点のアーカイブ。
351. 「232層NAND」Micron . 2022年10月17日閲覧。
352. 「市場に先駆け、誰にも負けない：世界初の232層NAND」Micron . 2022年7月26日。
353. 「YMTC、Samsung、SK hynix、Micronの最新3D NAND製品を比較」TechInsights . 2023年1月11日.
354. Han-Way Huang (2008年12月5日). C805による組み込みシステム設計. Cengage Learning. p. 22. ISBN 978-1-111-81079-5. 2018年4月27日時点のオリジナルよりアーカイブ。
355. Marie-Aude Aufaure、Esteban Zimányi（2013年1月17日）. ビジネスインテリジェンス：第2回ヨーロッパサマースクール、eBISS 2012、ブリュッセル、ベルギー、2012年7月15日～21日、チュートリアル講義. Springer. 136ページ. ISBN 978-3-642-36318-4. 2018年4月27日時点のオリジナルよりアーカイブ。
356. 「1965年：半導体の読み取り専用メモリチップが登場」。コンピュータ歴史博物館。 2019年6月20日閲覧。
357. 「1971年：再利用可能な半導体ROMの導入」。ストレージエンジン。コンピュータ歴史博物館。 2019年6月19日閲覧。
358. 飯塚 秀次; 増岡 文雄; 佐藤 泰; 石川 正之 (1976). 「積層ゲート構造を有する電気的に可変なアバランシェ注入型MOS READ-ONLYメモリ」. IEEE Transactions on Electron Devices . 23 (4): 379– 387. Bibcode :1976ITED...23..379I. doi :10.1109/T-ED.1976.18415. ISSN  0018-9383. S2CID  30491074.
359. μCOM-43 シングルチップマイクロコンピュータ：ユーザーズマニュアル（PDF） . NECマイクロコンピュータ. 1978年1月. 2019年6月27日閲覧。
360. “2716: 16K (2K x 8) UV ERASABLE PROM” (PDF) . Intel. 2020年9月13日時点のオリジナル(PDF)からアーカイブ。2019年6月27日閲覧。
361. 「1982年カタログ」(PDF) . NECエレクトロニクス. 2019年6月20日閲覧。
362. コンポーネントデータカタログ(PDF) . Intel . 1978. pp.  1– 3 . 2019年6月27日閲覧。
363. 「27256 データシート」(PDF) . Intel . 2019年7月2日閲覧。
364. 「富士通の半導体事業の歩み」富士通. 2019年7月2日閲覧。
365. 「D27512-30 データシート」(PDF) . Intel . 2019年7月2日閲覧。
366. 「50年後、コンピューターのパイオニアが再発見」ニューヨーク・タイムズ、1994年4月20日。2016年11月4日時点のオリジナルよりアーカイブ。
367. 「コンピュータとコンピューティングの歴史、現代コンピュータの誕生、リレーコンピュータ、ジョージ・スティビッツ」history-computer.com 。 2019年8月22日閲覧。当初、「複素数コンピュータ」は複素数の乗算と除算のみを実行していましたが、後に簡単な改造により加算と減算も実行できるようになりました。数値の一時記憶には、約400～450個の2進リレー、6～8個のパネル、そして「クロスバー」と呼ばれる10個の多位置多極リレーが使用されていました。
368. 「1953年：トランジスタ式コンピュータの出現」。コンピュータ歴史博物館。 2019年6月19日閲覧。
369. "ETL Mark III トランジスタベースコンピュータ". IPSJ コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
370. "Brief History". IPSJ コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
371. 「1962年：航空宇宙システムがコンピューターにおけるICの最初の応用例 | シリコンエンジン | コンピューター歴史博物館」www.computerhistory.org . 2019年9月2日閲覧。
372. 「PDP-8（ストレート8）コンピュータの機能復旧」www.pdp8.net . 2019年8月22日閲覧。バックプレーンには230枚のカード、約10,148個のダイオード、1409個のトランジスタ、5615個の抵抗、1674個のコンデンサが含まれています。
373. 「IBM 608 電卓」IBM 2003年1月23日. 2021年3月8日閲覧。
374. “【NEC】 NEAC-2201”.情報処理学会コンピュータミュージアム. 2019年6月19日閲覧。
375. “【日立と国鉄】MARS-1”.情報処理学会コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
376. IBM 7070データ処理システム。Avery他（167ページ）
377. “【松下電器産業】トランジスタベースコンピュータ MADIC-I”.情報処理学会コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
378. “【NEC】 NEAC-2203”.情報処理学会コンピュータミュージアム. 2019年6月19日閲覧。
379. “【東芝】TOSBAC-2100”.情報処理学会コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
380. 7090データ処理システム
381. Luigi Logrippo. 「私の最初の2台のコンピュータ：Elea 9003とElea 6001：ベアメタルプログラマーの思い出」
382. “【三菱電機】 MELCOM 1101”.情報処理学会コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
383. Erich Bloch (1959). ストレッチコンピュータの工学設計(PDF) . イースタン・ジョイント・コンピュータ・カンファレンス.
384. “【NEC】NEAC-L2”.情報処理学会コンピュータミュージアム.情報処理学会. 2019年6月19日閲覧。
385. ソーントン、ジェームズ(1970).コンピュータの設計：コントロールデータ6600. p. 20.
386. 「デジタル機器 PDP-8/S」。
387. 「PDP-8/S - コスト削減の試み」
388. 「PDP-8/S」
389. 「The Digital Equipment Corporation PDP-8: モデルとオプション: PDP-8/I」。
390. James F. O'Loughlin. 「PDP-8/I: 内部は大きく、外部は小さい」
391. Jan M. Rabaey、「デジタル集積回路、2001 年秋:コースノート、第 6 章:CMOS での組み合わせロジックゲートの設計」、2012 年 10 月 27 日閲覧。
392. Richard F. Tinder (2000年1月). エンジニアリングデジタルデザイン. アカデミックプレス. ISBN 978-0-12-691295-1。
393. Engineers, Institute of Electrical Electronics (2000). 100-2000 (第7版). doi :10.1109/IEEESTD.2000.322230. ISBN 978-0-7381-2601-2IEEE 標準 100-2000。
394. ケビン・スミス（1983年8月11日）「画像処理プロセッサが256ピクセルを同時に処理」エレクトロニクス誌。
395. Kanellos, Michael (2005年2月9日). 「Cellチップ：ヒットか誇大広告か？」CNETニュース. 2012年10月25日時点のオリジナルよりアーカイブ。
396. Kennedy, Patrick (2019年6月). 「Dell Tech WorldでGraphcore C2 IPU PCIeカードを体験」. servethehome.com . 2019年12月29日閲覧。
397. “Colossus – Graphcore”. en.wikichip.org . 2019年12月29日閲覧。
398. Graphcore. 「IPUテクノロジー」. www.graphcore.ai .
399. 「Cerebras、第2世代ウェーハスケールエンジンを発表：コア数85万個、トランジスタ数2.6兆個 - ExtremeTech」www.extremetech.com 2021年4月21日. 2021年4月22日閲覧。
400. 「Cerebras Wafer Scale Engine WSE-2とCS-2がHot Chips 34に出展」ServeTheHome . 2022年8月23日.
401. 「NVIDIA NVLink4 NVSwitch at Hot Chips 34」ServeTheHome . 2022年8月22日.
402. Schor, David (2019年4月6日). 「TSMC、5ナノメートルのリスク生産を開始」. WikiChip Fuse . 2019年4月7日閲覧。
403. 「1960年：金属酸化膜半導体（MOS）トランジスタの実証」。コンピュータ歴史博物館。 2019年7月17日閲覧。
404. ロジェック、ボー (2007).半導体工学の歴史.シュプリンガー・サイエンス＆ビジネス・メディア. pp.  321–3 . ISBN 9783540342588。
405. 「1963年：相補型MOS回路構成が発明される」。コンピュータ歴史博物館。2019年7月6日閲覧。
406. 「1964年：初の商用MOS ICの導入」。コンピュータ歴史博物館。 2019年7月17日閲覧。
407. Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . p. 330. ISBN 9783540342588。
408. ランブレヒト、ワイナンド、シンハ、サウラブ、アブダラ、ジャセム・アーメド、プリンスルー、ジャコ (2018). 『ムーアの法則の拡張：先端半導体設計・プロセス技術による』CRC Press . p. 59. ISBN 9781351248655。
409. ベルツァー, ジャック; ホルツマン, アルバート G.; ケント, アレン (1978). コンピュータサイエンスとテクノロジー百科事典: 第10巻 線形・行列代数から微生物まで: コンピュータ支援による同定. CRC Press . p. 402. ISBN 9780824722609。
410. 「Intelマイクロプロセッサクイックリファレンスガイド」。Intel 。 2019年6月27日閲覧。
411. 「1978年：ダブルウェル高速CMOS SRAM（日立）」（PDF） .半導体歴史博物館. 2019年7月5日閲覧。
412. 「0.18ミクロンテクノロジー」TSMC . 2019年6月30日閲覧。
413. 65nm CMOSプロセステクノロジー
414. Diefendorff, Keith (1999年11月15日). 「HalがSparcを飛躍させる」. Microprocessor Report , Volume 13, Number 5.
415. Cutress, Ian. 「Intelの10nm Cannon LakeとCore i3-8121Uの徹底レビュー」AnandTech . 2019年1月30日時点のオリジナルよりアーカイブ。 2019年6月19日閲覧。
416. 「Samsung、業界初の2ギガビットDDR2 SDRAMを発表」Samsung Semiconductor . Samsung . 2004年9月20日. 2019年6月25日閲覧。
417. Williams, Martyn (2004年7月12日). 「富士通と東芝、65nmチップの試作を開始」InfoWorld . 2019年6月26日閲覧。
418. エルピーダのVia Technology Forum 2005でのプレゼンテーションおよびエルピーダ2005年次報告書
419. 「富士通、先進的なサーバー・モバイルアプリケーション向け世界最高クラスの65ナノメートルプロセス技術を発表」。2011年9月27日時点のオリジナルよりアーカイブ。2019年6月20日閲覧。
420. 「Intel、1平方ミリメートルあたり1億個のトランジスタを搭載」IEEE Spectrum: テクノロジー、エンジニアリング、サイエンスニュース. 2017年3月30日. 2018年11月14日閲覧。
421. 「40nmテクノロジー」TSMC . 2019年6月30日閲覧。
422. 「東芝、32nm世代で3ビット/セル、43nm世代で4ビット/セルのNANDフラッシュメモリ技術を大幅に進化」東芝. 2009年2月11日. 2019年6月21日閲覧.
423. “History: 2010年代”. SK Hynix . 2021年4月29日時点のオリジナルよりアーカイブ。2019年7月8日閲覧。
424. Shimpi, Anand Lal (2012年6月8日). 「SandForce、19nm Toshibaと20nm IMFT NANDフラッシュをデモ」AnandTech . 2012年6月9日時点のオリジナルよりアーカイブ。 2019年6月19日閲覧。
425. Schor, David (2019年4月16日). 「TSMCが6ナノメートルプロセスを発表」WikiChip Fuse . 2019年5月31日閲覧。
426. 「16/12nmテクノロジー」TSMC . 2019年6月30日閲覧。
427. 「VLSI 2018：Samsungの8nm 8LPP、10nm拡張」WikiChip Fuse . 2018年7月1日. 2019年5月31日閲覧。
428. 「Samsung、128Gb 3ビットMLC NANDフラッシュを大量生産」Tom's Hardware . 2013年4月11日. 2019年6月21日時点のオリジナルよりアーカイブ。 2019年6月21日閲覧。
429. 「10nmテクノロジー」TSMC . 2019年6月30日閲覧。
430. 「TSMCはプロセス技術の優位性を維持できるか」SemiWiki . 2020年4月29日.
431. Jones, Scotten (2019年5月3日). 「TSMCとSamsungの5nmプロセス比較」. Semiwiki . 2019年7月30日閲覧。
432. Nenni, Daniel (2019年1月2日). 「Samsung vs TSMC 7nm Update」. Semiwiki . 2019年7月6日閲覧。
433. 「7nmテクノロジー」TSMC . 2019年6月30日閲覧。
434. Schor, David (2018年6月15日). 「Intelの10nm標準セルを検証。TechInsightsがi3-8121Uについて報告、ルテニウムを発見」WikiChip Fuse . 2019年5月31日閲覧。
435. “Samsung Foundry update 2019”. SemiWiki . 2019年8月6日.
436. Jones, Scotten (2018年6月25日)、7nm、5nm、3nmロジック、現在および将来のプロセス
437. Shilov, Anton. 「サムスン、5nm EUVプロセス技術の開発を完了」. AnandTech . 2019年4月18日時点のオリジナルよりアーカイブ。 2019年5月31日閲覧。
438. 「Samsung Foundryのイノベーションがビッグデータ、AI/ML、スマートコネクテッドデバイスの未来を支える」2021年10月7日。
439. 「クアルコム、Snapdragon 8 Gen 1はサムスンの4nmプロセスで製造されていると確認」2021年12月2日。
440. Wilde, Damien (2022年1月14日). 「2021年12月以降に発売されるSnapdragon 8 Gen 1搭載スマートフォン一覧」. 9to5Google .
441. 「TSMC、新たな高性能N4Pノードで5nmファミリーを拡張」WikiChip . 2021年10月26日。
442. 「MediaTek、TSMC N4プロセスで製造されたDimensity 9000を発表」。2021年12月16日。
443. 「TSMC、N4Pプロセスで先進技術リーダーシップを拡大（プレスリリース）」TSMC . 2021年10月26日。
444. Armasu, Lucian (2019年1月11日)、「Samsung、2021年に3nm GAAFETチップの量産を計画」、www.tomshardware.com
445. “Samsungが3nm生産開始：Gate-All-Around（GAAFET）時代の幕開け”. AnandTech . 2022年6月30日. オリジナルより2022年7月2日時点のアーカイブ。
446. 「TSMC、3nmプロセス向け新工場を計画」EE Times 2016年12月12日. 2019年9月26日閲覧。
447. 「TSMCロードマップアップデート：2023年第1四半期に3nm、2024年に3nm強化、2025年に2nm」。www.anandtech.com。2021年10月18日。2021年10月18日時点のオリジナルよりアーカイブ。
448. 「TSMC、N4Xプロセスを導入（プレスリリース）」TSMC . 2021年12月16日。
449. 「未来は今（ブログ投稿）」TSMC . 2021年12月16日。
450. “TSMCがN4Xノードを発表”. AnandTech . 2021年12月17日. オリジナルより2022年5月25日時点のアーカイブ。
451. “TSMCロードマップアップデート”. AnandTech . 2022年4月22日. 2022年4月25日時点のオリジナルよりアーカイブ。
452. Smith, Ryan (2022年6月13日). 「Intel 4プロセスノードの詳細：密度2倍、パフォーマンス20%向上」AnandTech . 2022年6月13日時点のオリジナルよりアーカイブ。
453. Alcorn, Paul (2021年3月24日). 「Intel Fixes 7nm, Meteor Lake and Granite Rapids Coming in 2023」. Tom's Hardware . 2021年6月1日閲覧。
454. Cutress, Dr Ian. 「Intelの2025年までのプロセスロードマップ：4nm、3nm、20A、18A?!」www.anandtech.com . 2021年7月26日時点のオリジナルよりアーカイブ。2021年7月27日閲覧。
455. Cutress, Dr Ian (2022年2月17日). 「Intel、マルチ世代Xeonスケーラブルロードマップを公開：2024年にEコアのみの新しいXeonを発売」www.anandtech.com . 2022年2月17日時点のオリジナルよりアーカイブ。
456. 「サムスン電子、サムスンファウンドリーフォーラム2022で1.4nmプロセス技術と生産能力への投資計画を発表」サムスングローバルニュースルーム、2022年10月4日。
457. Wecker, Dave; Bauer, Bela; Clark, Bryan K.; Hastings, Matthew B.; Troyer, Matthias (2014). 「小型量子コンピュータで量子化学を実行するためのゲートカウント推定」. Physical Review A. 90 ( 2) 022305. arXiv : 1312.1695 . Bibcode :2014PhRvA..90b2305W. doi :10.1103/PhysRevA.90.022305.
458. ゲート数は重要か？暗号プリミティブの論理最小化技術のハードウェア効率
459. Sarmento, Jose; Stonick, John T. (2010). 「ゲート数最小の完全デジタル周波数トラッキングオーバーサンプリングCDR回路」. 2010 IEEE International Symposium on Circuits and Systems Proceedings . pp.  2099– 2102. doi :10.1109/ISCAS.2010.5537061. ISBN 978-1-4244-5308-5。
460. Ghoniem, Omar; Elsayed, Hatem; Soubra, Hassan (2023). 「量子ゲートカウント解析」. 2023 第11回国際知能コンピューティング・情報システム会議 (ICICIS) . pp.  190– 197. doi :10.1109/ICICIS58388.2023.10391119. ISBN 979-8-3503-2208-8。

外部リンク

• インテルプロセッサのトランジスタ数
• FPGAアーキテクチャの進化

Retrieved from "https://en.wikipedia.org/w/index.php?title=Transistor_count&oldid=1321236810"