クロックドメインクロッシング

デジタル電子設計において、クロックドメインクロッシング（CDC）、または単にクロッククロッシングとは、同期デジタル回路において、信号が1つのクロックドメインから別のクロックドメインへ移動することを意味します。信号が十分な時間アサートされず、かつ記録されない場合、入力クロック境界において非同期とみなされる可能性があります。 ^{[ 1 ]}

同期システムは、クロック信号を生成する単一の電子発振器と、そのクロックドメイン（その発振器からの信号によって直接クロックされるメモリ要素、およびそれらのメモリ要素の出力に接続された組み合わせロジック）で構成されます。

光速遅延やタイミングスキューなどにより、このような同期システムのクロックドメインのサイズは、クロック周波数に反比例します。^{[ 2 ]}初期のコンピュータでは、通常、すべてのデジタルロジックが単一のクロックドメインで動作していました。伝送線路の損失と歪みのため、66MHzを超えるデジタル信号を標準のPCBトレースで伝送することは困難です(クロック信号は同期デジタルシステムの最高周波数です)。そのため、その速度よりも高速に動作するCPUは必ず、位相ロックループ(PLL)またはその他のオンチップ発振器を備え、最速の信号をオンチップで保持するシングルチップCPUになります。最初は、各CPUチップが独自のクロックドメインで動作し、コンピュータの残りのデジタルロジックは別の低速クロックドメインで動作していました。最近のCPUの中には非常に高速なクロックを持つものもあり、設計者は単一のCPUチップ上に複数の異なるクロックドメインを作成せざるを得ません。

異なるクロックドメインには、異なる周波数、異なる位相（異なるクロックレイテンシまたは異なるクロックソースによる）、またはその両方を持つクロックがあります。^{[ 3 ]}いずれにしても、2つのドメインのクロックエッジの関係は信頼できません。

単一ビット信号をより高い周波数のクロックドメインに同期させるには、ソースドメインによってクロックされるフリップフロップを介して信号を登録し、より高い周波数でクロックされる宛先ドメインによって検出されるのに十分な時間信号を保持します。

CDCメタスタビリティの問題は、非同期クロックドメイン間で発生する可能性があります。これは、同期クロックドメインと非同期クロックドメイン間で発生するリセットドメインクロッシングメタスタビリティとは対照的です。^{[ 4 ]}宛先クロックドメインにおけるCDCメタスタビリティの問題を回避するために、宛先ドメインには少なくとも2段の再同期フリップフロップが含まれています。より低い周波数のクロックドメインに渡される単一ビット信号を同期させるのはより面倒です。これは通常、各クロックドメインに、宛先ドメインからソースドメインへの信号が検出されたことを示すフィードバック形式のレジスタを必要とします。^{[ 5 ]}その他の潜在的なクロックドメインクロッシング設計エラーには、グリッチやデータ損失などがあります。^{[ 6 ]}

場合によっては、クロックゲーティングによって 2 つのクロックドメインが生成され、「遅い」ドメインが 1 秒ごとに変更されることがあります。

参照

参考文献

^ Parker, Roy H. (2004-06-02). 「注意：クロッククロッシング - クロックドメイン間で汚染されていないデータを得るための処方箋」 . Chip Design Magazine – Tools, Technologies & Methodologies . No. 5. Extension Media, Inc. 記事32. 2019年3月27日時点のオリジナルよりアーカイブ。
^ Seitz, Charles L. (1979年12月) [1978年7月23日]. 「第7章システムタイミング」(PDF) . Mead, Carver; Conway, Lynn (編). Introduction to VLSI Design (第1版). Addison Wesley . ISBN 0-20104358-0. ISBN 978-0-20104358-7. 2020年6月19日時点のオリジナルよりアーカイブ（PDF） . 2020年8月6日閲覧。（46ページ）（注：等時領域を参照。）
^ Asic World: 2つのクロックドメインのインターフェース
^ BTV: ドメインクロッシングサインオフの基礎をリセットする
^ Stein, Mike (2003-07-24). 「深淵を越える：同期世界における非同期信号 – デジタル設計がますます高度化するにつれ、複数のクロックを持つ回路は相互に確実に通信する必要がある」(PDF) . EDN . Paradigm Works, Andover, Massachusetts, USA. pp. 59– 60, 62, 64, 66, 68– 69. 2016年3月4日時点のオリジナルよりアーカイブ(PDF) . 2020年8月6日閲覧.（7ページ）
^ SemiEngineering: クロックドメインクロッシング (CDC)

さらに読む

Patil, Girish (2004). 「クロックドメインクロッシング - クロックドメインの機能実装問題への対応」(PDF) . Cadence Design Systems . 2007年1月25日時点のオリジナル(PDF)からのアーカイブ。（10ページ）
Yeung, Ping (2007). 「高品質なCDC検証のための5つのステップ」 (PDF) . eeNews Europe . Mentor Graphics .（17ページ）
Athanas, Peter M. (2015). 「1: Clock Domain Crossing」 . LEDA . コース4514. 米国バージニア州ブラックスバーグ：バージニア工科大学ブラッドリー電気・コンピュータ工学部. 2015年5月11日時点のオリジナルよりアーカイブ。 2020年8月6日閲覧。

[Parker_2004-1] Parker, Roy H. (2004-06-02). 「注意：クロッククロッシング - クロックドメイン間で汚染されていないデータを得るための処方箋」 . Chip Design Magazine – Tools, Technologies & Methodologies . No. 5. Extension Media, Inc. 記事32. 2019年3月27日時点のオリジナルよりアーカイブ。

[Seitz_1979-2] Seitz, Charles L. (1979年12月) [1978年7月23日]. 「第7章システムタイミング」(PDF) . Mead, Carver; Conway, Lynn (編). Introduction to VLSI Design (第1版). Addison Wesley . ISBN 0-20104358-0. ISBN 978-0-20104358-7. 2020年6月19日時点のオリジナルよりアーカイブ（PDF） . 2020年8月6日閲覧。（46ページ）（注：等時領域を参照。）

[3] Asic World: 2つのクロックドメインのインターフェース

[4] BTV: ドメインクロッシングサインオフの基礎をリセットする

[Stein_2003-5] Stein, Mike (2003-07-24). 「深淵を越える：同期世界における非同期信号 – デジタル設計がますます高度化するにつれ、複数のクロックを持つ回路は相互に確実に通信する必要がある」(PDF) . EDN . Paradigm Works, Andover, Massachusetts, USA. pp. 59– 60, 62, 64, 66, 68– 69. 2016年3月4日時点のオリジナルよりアーカイブ(PDF) . 2020年8月6日閲覧.（7ページ）

[6] SemiEngineering: クロックドメインクロッシング (CDC)

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[ 5 ]

[ 6 ]