共通ゲート

図1: 基本的なNチャネル共通ゲート回路(バイアスの詳細は無視); 電流源ID能動負荷を表す; 信号はノードVin印加され、出力はノードVoutから得られる; 出力は電流または電圧となる。

電子工学において共通ゲート 増幅器は、3つの基本的な単段電界効果トランジスタ(FET)増幅器トポロジーの1つであり、通常は電流 バッファまたは電圧 増幅器として使用されます。この回路では、トランジスタのソース端子が入力、ドレインが出力として機能し、ゲートはDCバイアス電圧(つまりACグランド)(つまり「共通」)に接続されます。そのため、この名前が付けられています。類似のバイポーラ接合トランジスタ回路は、共通ベース増幅器です

アプリケーション

この構成は、共通ソースまたはソースフォロワよりもあまり使用されません。しかし、共通ソースアンプと組み合わせてカスコード構成を作成できます。例えば、CMOS RF受信機、特にFETの周波数限界付近で動作する場合に有用です。インピーダンス整合が容易で、ノイズが低減する可能性があるため、望ましい構成です。GrayとMeyer [1]は、この回路の一般的な参考文献を提供しています。

低周波特性

図2:ノートン信号源で駆動される増幅器の小信号低周波ハイブリッドπモデル

低周波数および小信号条件下では、図 1 の回路は、MOSFET のハイブリッド π モデルが採用されている図 2 の回路で表すことができます。

図3:出力抵抗を求めるための出力にテストソースi xを備えたハイブリッドπモデル

増幅器の特性は以下の表 1 にまとめられています。近似式では、r O >> R Lおよびg m r O >> 1 という仮定 (通常は正確) を使用しています。

表1意味表現近似表現
短絡電流利得
開放電圧利得
入力抵抗
出力抵抗

一般に、全体的な電圧/電流ゲインは、負荷効果により、上記の開回路/短絡回路ゲインよりも大幅に小さくなる可能性があります(ソース抵抗と負荷抵抗によって異なります)

閉回路電圧利得

入力と出力の負荷を考慮すると、共通ゲートの閉回路電圧ゲイン(つまり、負荷R Lと抵抗R Sを持つソースが両方とも接続されたゲイン)は次のように表すことができます。

単純な限定形を持つ

g m R Sが 1 よりはるかに大きいか、はるかに小さいかによって異なります。

最初のケースでは、回路は電流フォロワとして動作します。これは次のように理解されます。R S >> 1/ g mの場合、電圧源は、ノートン電流v Thév / R Sと並列ノートン抵抗R Sを持つノートン等価回路に置き換えることができます。アンプの入力抵抗が小さいため、ドライバは電流分割によって電流v Thév / R Sをアンプに供給します。電流ゲインは1であるため、同じ電流が出力負荷R Lに供給され、オームの法則により出力電圧v out = v Thév R L / R Sが生成されます。これは、上記の電圧ゲインの最初の形式です。

2 番目のケースでは、R S << 1/ g mであり、ソースのテブナン表現が役立ち、電圧増幅器に典型的なゲインの 2 番目の形式が生成されます。

共通ゲート型増幅器の入力インピーダンスは非常に低いため、代わりにカスコード増幅器が用いられることが多い。カスコード増幅器は、電圧ドライバと共通ゲート回路の間に共通ソース型増幅器を配置することで、 R S >> 1/g mのドライバを用いた電圧増幅を可能にする

参照

参考文献

  1. ^ Paul R. Gray、Paul J. Hurst、Stephen H. Lewis、Robert G. Meyer (2001). 『アナログ集積回路の解析と設計』(第4版)ニューヨーク:Wiley. pp.  186– 191. ISBN  0-471-32168-0
  • 24GHz CMOSフロントエンド
Retrieved from "https://en.wikipedia.org/w/index.php?title=Common_gate&oldid=1240759877"