集積回路パッケージング

コンテンツへジャンプ
フリー百科事典『ウィキペディア』より
（ダイアタッチメントからリダイレクト）
この記事は、集積回路の製造工程の最終段階について説明しています。集積回路を囲む物理的な筐体に関する記事については、「半導体パッケージ」をご覧ください。

デュアル・インライン・パッケージの断面図。このタイプのパッケージには、小型の半導体ダイが収められており、ダイは微細なワイヤでリードフレームに接続され、 PCBへの電気接続が可能になっています。
デュアルインライン（DIP）集積回路金属リードフレームテープ（接点付き）

集積回路のパッケージングは​​、半導体デバイス製造の最終段階であり、ダイを物理的な損傷や腐食を防ぐ支持ケースに封入する工程です。「パッケージ」と呼ばれるこのケースは、デバイスを回路基板に接続する電気接点を支えます。

パッケージング段階の次には集積回路のテストが行​​われます。

設計上の考慮事項

[編集]
各種 IC パッケージ (左から右): TSSOP-32、TQFP-100、SO-20、SO-14、SSOP-28、SSOP-16、SO-8、QFN-28

電気

[編集]

ダイからパッケージを通りプリント基板（PCB）へと流れる電流経路は、チップ上の信号と​​は電気的特性が大きく異なります。そのため、特別な設計技術が必要となり、チップ内部に閉じ込められた信号よりもはるかに多くの電力を必要とします。そのため、電気接点として使用される材料は、低抵抗、低容量、低インダクタンスなどの特性を示すことが重要です。[ 1 ]構造と材料の両方において、信号伝送特性を最優先に考えつつ、信号に悪影響を与える可能性の ある寄生成分を最小限に抑える必要があります。

これらの特性を制御することは、他の技術が高速化し始めるにつれてますます重要になっています。パッケージング遅延は、高性能コンピュータの遅延のほぼ半分を占める可能性があり、この速度のボトルネックは今後さらに増加すると予想されています。[ 1 ]

機械的および熱的

[編集]

集積回路パッケージは、物理的な破損に耐え、湿気を遮断し、チップからの効率的な放熱を実現する必要があります。さらに、RFアプリケーションでは、回路の性能を低下させたり、隣接する回路に悪影響を与えたりする可能性のある電磁干渉をパッケージで遮蔽することが一般的に求められます。最後に、パッケージはチップをPCBに相互接続できるようにする必要があります。[ 1 ]パッケージの材料は、プラスチック（熱硬化性または熱可塑性）、金属（通常はコバール）、またはセラミックのいずれかです。これによく使用されるプラスチックは、エポキシ-クレゾール-ノボラック（ECN）です。[ 2 ]これら3種類の材料はすべて、実用的な機械的強度、耐湿性、耐熱性を備えています。しかしながら、ハイエンドデバイスでは、強度の高さ（これにより、ピン数の多い設計もサポートされます）、放熱性、気密性能、その他の理由から、金属パッケージやセラミックパッケージが一般的に好まれます。一般的に、セラミックパッケージは同様のプラスチックパッケージよりも高価です。[ 3 ]

一部のパッケージには熱伝導性を高めるために金属製のフィンが付いていますが、これはスペースを占有します。また、パッケージが大型化すれば、より多くの接続ピンを配置できるようになります。[ 1 ]

経済

[編集]

集積回路パッケージの選択においては、コストが重要な要素となります。一般的に、安価なプラスチックパッケージは最大2Wの熱を放散でき、多くの単純な用途には十分ですが、同様のセラミックパッケージでは、同じ状況で最大50Wの熱を放散できます。[ 1 ]パッケージ内のチップが小型化・高速化するにつれて、チップ自体も高温になる傾向があります。そのため、より効果的な放熱の必要性が高まり、パッケージコストもそれに応じて上昇します。一般的に、パッケージが小型化・複雑化すればするほど、製造コストは高くなります。[ 3 ]フリップチップなどの技術の代わりにワイヤボンディングを使用することで、コストを削減できます。[ 4 ]

歴史

[編集]
スモールアウトライン集積回路。このパッケージには、2つの長辺から16本の「ガルウィング」リードが突き出ており、リード間隔は0.050インチです。

初期の集積回路はセラミックフラットパックにパッケージ化されており、その信頼性と小型さから軍用機で長年使用されていました。1970年代に使用されたもう一つのパッケージはICP（Integrated Circuit Package）と呼ばれ、セラミックパッケージ（トランジスタパッケージのように円形になることもある）で、リード線が片側にあり、パッケージ軸と同軸に配置されていました。

商用回路パッケージはすぐにデュアルインラインパッケージ（DIP）へと移行し、最初はセラミックで、後にプラスチックで作られるようになりました。[ 5 ] 1980年代には、VLSIのピン数がDIPパッケージの実用的な限界を超え、ピングリッドアレイ（PGA）とリードレスチップキャリア（LCC）パッケージが登場しました。[ 6 ] 表面実装パッケージは1980年代初頭に登場し、1980年代後半には普及しました。これは、同等のDIPよりも約30～50％少ない面積を占め、標準的な厚さが70％薄いキャリアであるスモールアウトライン集積回路に代表される、ガルウィングまたはJリードとして形成されたリードで、より微細なリードピッチを使用しています。[ 6 ]

初期のソ連製集積回路。半導体材料の小さな塊（「ダイ」）が、円形の金属ケース（「パッケージ」）に収められている。

次の大きな革新はエリアアレイパッケージでした。これは、相互接続端子をパッケージの表面積全体に配置するもので、従来のパッケージ（外周のみ）よりも多くの接続を可能にしました。最初のエリアアレイパッケージは、セラミック製のピングリッドアレイパッケージでした。[ 1 ]その後間もなく、別のタイプのエリアアレイパッケージであるプラスチック製のボールグリッドアレイ（BGA）が、最も一般的に使用されるパッケージング技術の1つになりました。[ 7 ]

1990年代後半には、 PGAパッケージに代わり、プラスチック・クワッド・フラット・パック（PQFP）と薄型スモール・アウトライン・パッケージ（TSOP）が、多ピンデバイス向けとして最も一般的に使用されるようになりました。 [ 1 ] PGAパッケージは依然としてマイクロプロセッサでよく使用されています。しかし、業界リーダーであるIntelとAMDは、2000年代にPGAパッケージからランド・グリッド・アレイ（LGA）パッケージに移行しました。[ 8 ]

ボールグリッドアレイ（BGA）パッケージは1970年代から存在していましたが、1990年代にフリップチップボールグリッドアレイ（FCBGA）パッケージに進化しました。FCBGAパッケージは、既存のパッケージタイプよりもはるかに多くのピン数を可能にします。FCBGAパッケージでは、ダイは上下逆さまに（反転して）実装され、ワイヤではなくプリント回路基板に似た基板を介してパッケージボールに接続されます。FCBGAパッケージでは、入出力信号アレイ（エリアI/Oと呼ばれる）をダイの周辺に限定するのではなく、ダイ全体に分散させることができます。[ 9 ] BGA用のセラミック基板は、コストを削減し、既存のPCB製造技術を使用して、製造中に大型のPCBパネルを使用することで一度に多くのパッケージを製造できるようにするために、有機基板に置き換えられました。[ 10 ]

ダイからパッケージを通りプリント基板へと至る配線は、チップ内部の信号とは電気的特性が大きく異なります。そのため、特別な設計技術が必要となり、チップ内部に閉じ込められた信号よりもはるかに多くの電力を必要とします。

最近の開発では、複数のダイを単一のパッケージに積み重ねるSiP（システム・イン・パッケージ、三次元集積回路）が採用されています。複数のダイを小さな基板（多くの場合セラミック）上に集積したものは、MCM（マルチチップ・モジュール）と呼ばれます。大型のMCMと小型のプリント基板の境界は、時として曖昧です。[ 11 ]

一般的なパッケージの種類

[編集]
左は右のPCBのX線写真で、ICパッケージ内の金属リードフレームが示されています。
主要記事:電子部品のパッケージの種類一覧

オペレーション

[編集]

従来のICでは、ウェハーダイシング後、ダイシングされたウェハーから真空チップまたは吸盤[ 12 ] [ 13 ]を使用してダイがピックアップされ、ダイアタッチメントが行われます。この工程では、ダイがパッケージまたはサポート構造（ヘッダー）にマウントされ固定されます。[ 14 ]高出力アプリケーションでは、ダイは通常、金スズまたは金シリコンはんだ（良好な熱伝導性のため）を使用して、パッケージに共晶接合されます。低コストで低出力のアプリケーションでは、ダイはエポキシ接着剤を使用して基板（プリント配線基板など）に直接接着されることがよくあります。あるいは、はんだを使用してダイを取り付けることもできます。これらの技術は通常、ダイがワイヤボンディングされる場合に使用されます。フリップチップ技術を使用したダイでは、これらの取り付け技術は使用されません。[ 15 ] [ 16 ]

ICボンディングはダイボンディング、ダイアタッチ、ダイマウントとも呼ばれます。[ 17 ]

パッケージング段階では、ボンディング、カプセル化、ウェーハボンディングの各工程に分かれて、以下の工程が行われます。このリストは全ての工程を網羅しているわけではなく、また、工程はパッケージの種類に大きく依存するため、すべての工程がすべてのパッケージに対して実行されるわけではないことにご注意ください。

焼結ダイアタッチは、半導体ダイを基板上に置き、制御された環境下で高温高圧にさらすプロセスである。[ 18 ]

参照

[編集]

参考文献

[編集]
  1. ^ a b c d e f g ラベイ・ヤン (2007).デジタル集積回路（第2版）. プレンティス・ホール社. ISBN 978-0130909961。
  2. ^ Ardebili, Haleh; Pecht, Michael G. (2009). 「プラスチック封止材」 .電子機器用封止技術. pp.  47– 127. doi : 10.1016/B978-0-8155-1576-0.50006-1 . ISBN 9780815515760. S2CID  138753417 – ResearchGate経由.
  3. ^ a b グレイグ、ウィリアム（2007年）『集積回路のパッケージング、アセンブリ、相互接続』シュプリンガー・サイエンス＆ビジネス・メディア。ISBN 9780387339139。
  4. ^ 「ワイヤボンド対フリップチップパッケージング | Semiconductor Digest」 2016年12月10日。
  5. ^ ダマー、GWA（1978年）『電子的発明と発見』（第2版）ペルガモン出版社ISBN 0-08-022730-9。
  6. ^ a b Baker, R. Jacob (2010). CMOS: 回路設計、レイアウト、シミュレーション、第3版. Wiley-IEEE. ISBN 978-0-470-88132-3。
  7. ^ ケン・ギレオ (2003). BGA、フリップチップ、CSP向けエリアアレイパッケージングプロセス. McGraw-Hill Professional . p. 251. ISBN 0-07-142829-1。
  8. ^ 「Land Grid Array (LGA) ソケットおよびパッケージテクノロジー」(PDF) . Intel . 2016年4月7日閲覧。
  9. ^ Riley, George (2009年1月30日). 「Flipchips: Tutorial #1」 . 2009年1月30日時点のオリジナルよりアーカイブ。2016年4月7日閲覧。
  10. ^ 先進包装材料. Springer. 2008年12月17日. ISBN 978-0-387-78219-5。
  11. ^ R. Wayne Johnson、Mark Strickland、David Gerke、NASA電子部品・パッケージングプログラム。「 3Dパッケージング：技術レビュー」2005年6月23日。2015年7月31日閲覧。
  12. ^ SPT小型精密工具のダイアタッチメント、流体ディスペンシングカタログ
  13. ^ 「ダイボンディング技術と方法」 2012年7月9日。
  14. ^ LW Turner (編)、電子技術者参考書、Newnes-Butterworth、1976年、 ISBN 0-408-00168-2、11-34ページから11-37ページ
  15. ^ 「ダイボンディング技術と方法」 2012年7月9日。
  16. ^ Lau, John H. (1994年6月30日). Chip on Board: Technology for Multichip Modules . Springer. ISBN 978-0-442-01441-4。
  17. ^ 「ダイアタッチプロセスとは？」 . Oricus Semicon Solutions . 2021年11月1日. 2024年4月22日閲覧。
  18. ^ Buttay, Cyril他「銀焼結接合プロセスを用いたパワーデバイスのダイアタッチの最適化と特性評価」 HiTEN 2011. 2011年。
「 https://en.wikipedia.org/w/index.php?title=Integrated_circuit_packaging&oldid=1318006866」より取得

    デュアル・インライン・パッケージの断面図。このタイプのパッケージには、小型の半導体ダイが収められており、ダイは微細なワイヤでリードフレームに接続され、 PCBへの電気接続が可能になっています。
    デュアルインライン（DIP）集積回路金属リードフレームテープ（接点付き）

    集積回路のパッケージングは​​、半導体デバイス製造の最終段階であり、ダイを物理的な損傷や腐食を防ぐ支持ケースに封入する工程です。「パッケージ」と呼ばれるこのケースは、デバイスを回路基板に接続する電気接点を支えます。

    パッケージング段階の次には集積回路のテストが行​​われます。

    設計上の考慮事項

    各種 IC パッケージ (左から右): TSSOP-32、TQFP-100、SO-20、SO-14、SSOP-28、SSOP-16、SO-8、QFN-28

    電気

    ダイからパッケージを通りプリント基板（PCB）へと流れる電流経路は、チップ上の信号と​​は電気的特性が大きく異なります。そのため、特別な設計技術が必要となり、チップ内部に閉じ込められた信号よりもはるかに多くの電力を必要とします。そのため、電気接点として使用される材料は、低抵抗、低容量、低インダクタンスなどの特性を示すことが重要です。[1]構造と材料の両方において、信号伝送特性を最優先にしつつ、信号に悪影響を与える可能性の ある寄生要素を最小限に抑える必要があります。

    これらの特性を制御することは、他の技術が高速化し始めるにつれてますます重要になっています。パッケージング遅延は、高性能コンピュータの遅延のほぼ半分を占める可能性があり、この速度のボトルネックは今後さらに拡大すると予想されています。[1]

    機械的および熱的

    集積回路パッケージは、物理的な破損に耐え、湿気を遮断し、チップからの効率的な放熱を実現する必要があります。さらに、RFアプリケーションでは、回路の性能を低下させたり、隣接する回路に悪影響を与えたりする可能性のある電磁干渉をパッケージが遮蔽することが一般的に求められます。最後に、パッケージはチップをPCBに相互接続できるようにする必要があります。[1]パッケージの材料は、プラスチック（熱硬化性または熱可塑性）、金属（通常はコバール）、またはセラミックのいずれかです。これによく使用されるプラスチックは、エポキシ-クレゾール-ノボラック（ECN）です。[2]これら3種類の材料はすべて、実用的な機械的強度、耐湿性、耐熱性を備えています。しかしながら、ハイエンドデバイスでは、強度の高さ（これにより、ピン数の多い設計もサポートされます）、放熱性、気密性能、その他の理由から、金属パッケージやセラミックパッケージが一般的に好まれます。一般的に、セラミックパッケージは同様のプラスチックパッケージよりも高価です。[3]

    一部のパッケージには熱伝達を向上させるための金属フィンが付いていますが、これはスペースを占有します。また、パッケージが大型化すれば、より多くの接続ピンを配置できます。[1]

    経済

    集積回路パッケージの選択においては、コストが重要な要素となります。一般的に、安価なプラスチックパッケージは最大2Wの熱を放散でき、多くの単純な用途には十分ですが、同様のセラミックパッケージでは、同じ状況で最大50Wの熱を放散できます。[1]パッケージ内のチップが小型化・高速化するにつれて、チップ自体も高温になる傾向があります。それに伴い、より効果的な放熱の必要性が高まるため、パッケージのコストもそれに応じて上昇します。一般的に、パッケージが小型化・複雑化すればするほど、製造コストは高くなります。[3]コスト削減のために、フリップチップなどの技術の代わりにワイヤボンディングを使用することもできます。[4]

    歴史

    スモールアウトライン集積回路。このパッケージには、2つの長辺から16本の「ガルウィング」リードが突き出ており、リード間隔は0.050インチです。

    初期の集積回路はセラミックフラットパックにパッケージ化されており、その信頼性と小型さから軍用機で長年使用されていました。1970年代に使用されたもう一つのパッケージはICP（Integrated Circuit Package）と呼ばれ、セラミックパッケージ（トランジスタパッケージのように円形になることもある）で、リード線が片側にあり、パッケージ軸と同軸に配置されていました。

    商用回路のパッケージングは​​すぐにデュアルインラインパッケージ（DIP）へと移行し、最初はセラミックで、後にプラスチックで作られるようになりました。[5] 1980年代には、VLSIのピン数がDIPパッケージの実用的な限界を超え、ピングリッドアレイ（PGA）とリードレスチップキャリア（LCC）パッケージが登場しました。[6] 表面実装パッケージは1980年代初頭に登場し、1980年代後半には普及しました。これは、同等のDIPよりも約30～50％少ない面積を占め、標準的な厚さが70％薄いキャリアであるスモールアウトライン集積回路に代表される、ガルウィングまたはJリードとして形成されたリードで、より微細なリードピッチを使用しています。[6]

    初期のソ連製集積回路。半導体材料の小さな塊（「ダイ」）が、円形の金属ケース（「パッケージ」）に収められている。

    次の大きなイノベーションはエリアアレイパッケージでした。これは、パッケージの表面積全体に相互接続端子を配置することで、従来のパッケージの外周部のみを使用していたタイプよりも多くの接続を可能にしました。最初のエリアアレイパッケージは、セラミック製のピングリッドアレイパッケージでした。[1]その後間もなく、別のタイプのエリアアレイパッケージであるプラスチック製のボールグリッドアレイ（BGA）が、最も一般的に使用されるパッケージング技術の1つになりました。[7]

    1990年代後半には、 PGAパッケージに代わり、プラスチック・クワッド・フラット・パック（PQFP）と薄型スモール・アウトライン・パッケージ（TSOP）が、多ピンデバイス向けパッケージとして最も一般的に使用されるようになりました[1]。しかし、マイクロプロセッサではPGAパッケージが依然として多く使用されています。しかし、業界リーダーであるIntelとAMDは、 2000年代にPGAパッケージからランド・グリッド・アレイ（LGA）パッケージに移行しました[8] 。

    ボールグリッドアレイ（BGA）パッケージは1970年代から存在していましたが、1990年代にフリップチップボールグリッドアレイ（FCBGA）パッケージへと進化しました。FCBGAパッケージは、既存のパッケージタイプよりもはるかに多くのピン数に対応します。FCBGAパッケージでは、ダイは上下逆さまに（反転して）実装され、ワイヤではなくプリント基板に似た基板を介してパッケージボールに接続されます。FCBGAパッケージでは、入出力信号（エリアI/Oと呼ばれる）のアレイをダイの周辺に限定することなく、ダイ全体に分散させることができます。[9] BGA用のセラミック基板は、コスト削減と、既存のPCB製造技術を用いて製造時に大型のPCBパネルを使用することで一度に多くのパッケージを生産するために、有機基板に置き換えられました。[10]

    ダイからパッケージを通りプリント基板へと至る配線は、チップ内部の信号とは電気的特性が大きく異なります。そのため、特別な設計技術が必要となり、チップ内部に閉じ込められた信号よりもはるかに多くの電力を必要とします。

    最近の開発では、複数のダイを単一のパッケージに積み重ねるSiP（System In Package、三次元集積回路）が主流となっています。複数のダイを小さな基板（多くの場合セラミック）上に集積したものは、MCM（マルチチップモジュール）と呼ばれます。大型のMCMと小型のプリント基板の境界は、時として曖昧です。[11]

    一般的なパッケージの種類

    左は右のPCBのX線写真で、ICパッケージ内の金属リードフレームが示されています。

    オペレーション

    従来のICでは、ウェハーダイシング後、ダイシングされたウェハーから真空チップまたは吸盤[12] [13]を使用してダイがピックアップされ、ダイアタッチメントが行われます。このステップでは、ダイがパッケージまたはサポート構造（ヘッダー）に取り付けられ固定されます。[14]高出力アプリケーションでは、ダイは通常、金スズまたは金シリコンはんだ（良好な熱伝導性のため）を使用して、パッケージに共晶接合されます。低コストで低出力のアプリケーションでは、エポキシ接着剤を使用してダイが基板（プリント配線基板など）に直接接着されることがよくあります。あるいは、はんだを使用してダイを取り付けることもできます。これらの技術は通常、ダイがワイヤボンディングされる場合に使用されます。フリップチップ技術を使用したダイでは、これらの取り付け技術は使用されません。[15] [16]

    ICボンディングはダイボンディング、ダイアタッチ、ダイマウントとも呼ばれます。[17]

    パッケージング段階では、ボンディング、カプセル化、ウェーハボンディングの各工程に分かれて、以下の工程が行われます。このリストは全ての工程を網羅しているわけではなく、また、工程はパッケージの種類に大きく依存するため、すべての工程がすべてのパッケージに対して実行されるわけではないことにご注意ください。

    焼結ダイアタッチは、半導体ダイを基板上に置き、制御された環境で高温高圧にさらすプロセスです。[18]

    参照

    参考文献

    1. ^ abcdefg Rabaey, Jan (2007).デジタル集積回路（第2版）. Prentice Hall, Inc. ISBN 978-0130909961。
    2. ^ Ardebili, Haleh; Pecht, Michael G. (2009). 「プラスチック封止材」.電子機器用封止技術. pp.  47– 127. doi :10.1016/B978-0-8155-1576-0.50006-1. ISBN 9780815515760. S2CID  138753417 – ResearchGate経由.
    3. ^ ab Greig, William (2007).集積回路のパッケージング、アセンブリ、相互接続. Springer Science & Business Media. ISBN 9780387339139。
    4. ^ 「ワイヤーボンド vs. フリップチップパッケージング | Semiconductor Digest」2016年12月10日。
    5. ^ ダマー、GWA（1978年）『電子的発明と発見』（第2版）ペルガモン出版社ISBN 0-08-022730-9。
    6. ^ ab Baker, R. Jacob (2010). CMOS: 回路設計、レイアウト、シミュレーション、第3版. Wiley-IEEE. ISBN 978-0-470-88132-3。
    7. ^ ケン・ギレオ (2003). BGA、フリップチップ、CSP向けエリアアレイパッケージングプロセス. McGraw-Hill Professional . p. 251. ISBN 0-07-142829-1。
    8. ^ 「Land Grid Array (LGA) ソケットおよびパッケージテクノロジー」(PDF) . Intel . 2016年4月7日閲覧。
    9. ^ Riley, George (2009年1月30日). 「Flipchips: Tutorial #1」. 2009年1月30日時点のオリジナルよりアーカイブ。2016年4月7日閲覧。
    10. ^ 先進包装材料. Springer. 2008年12月17日. ISBN 978-0-387-78219-5。
    11. ^ R. Wayne Johnson、Mark Strickland、David Gerke、NASA電子部品・パッケージングプログラム、「3Dパッケージング：技術レビュー」2005年6月23日。2015年7月31日閲覧。
    12. ^ SPT小型精密工具のダイアタッチメント、流体ディスペンシングカタログ
    13. ^ 「ダイボンディング技術と方法」2012年7月9日。
    14. ^ LW Turner (編)、電子技術者参考書、Newnes-Butterworth、1976年、 ISBN 0-408-00168-2、11-34ページから11-37ページ
    15. ^ 「ダイボンディング技術と方法」2012年7月9日。
    16. ^ Lau, John H. (1994年6月30日). Chip on Board: Technology for Multichip Modules. Springer. ISBN 978-0-442-01441-4。
    17. ^ 「ダイアタッチプロセスとは？」Oricus Semicon Solutions . 2021年11月1日. 2024年4月22日閲覧。
    18. ^ Buttay, Cyril他「銀焼結接合プロセスを用いたパワーデバイスのダイアタッチの最適化と特性評価」HiTEN 2011年。2011年。
    「https://en.wikipedia.org/w/index.php?title=Integrated_circuit_packaging&oldid=1318006866」より取得
    Original text
    Rate this translation
    Your feedback will be used to help improve Google Translate