減算器

Circuit that performs subtraction

電子工学において、減算器は数値の減算を実行するデジタル回路であり、加算器と同じアプローチを使用して設計できます。2 進減算プロセスを以下にまとめます。加算器と同様に、マルチビット数の計算の一般的なケースでは、差の各ビットの減算に、被減数 ( )、減数 ( )、および前の (より下位の) ビット順序位置からの借入 ( ) の 3 つのビットが関係します。出力は、差ビット( )と借入ビットです。減算器は、減数ビットと 2 つの借入ビットが負の重みを持ち、X ビットと D ビットが正であると考えると最もよく理解されます。減算器によって実行される演算は、(値 -2、-1、0、または 1 を取ることができます) を合計 として書き換えることです。 ${\displaystyle X_{i}}$ ${\displaystyle Y_{i}}$ ${\displaystyle B_{i}}$ ${\displaystyle D_{i}}$ ${\displaystyle B_{i+1}}$ ${\displaystyle X_{i}-Y_{i}-B_{i}}$ ${\displaystyle -2B_{i+1}+D_{i}}$

${\displaystyle D_{i}=X_{}\oplus Y_{i}\oplus B_{i}}$

${\displaystyle B_{i+1}=X_{i}<(Y_{i}+B_{i})}$、

ここで、⊕ は排他的論理和を表します。

減算器は通常、標準的な2 の補数表記を使用する場合、キャリーインに加算/減算セレクターを提供して 2 番目のオペランドを反転することにより、わずかなコストで 2 進加算器内に実装されます。

${\displaystyle -B={\bar {B}}+1}$（2の補数表記の定義）

${\displaystyle {\begin{alignedat}{2}A-B&=A+(-B)\\&=A+{\bar {B}}+1\\\end{alignedat}}}$

半減算器

図1: 半減算器の論理図

^{ハーフ減算器は、図1および図2に示すように、組み合わせブール論理回路[2]}によって設計できます。ハーフ減算器は、2ビットの減算を実行するために使用される組み合わせ回路です。被減数 と減数の2つの入力と、差と借用という2つの出力があります。借用信号は、減算器が複数桁の減算で次の桁から借用する必要があるときに設定されます。つまり、のときです。と はビットであるため、および のときのみ有効です。特筆すべき重要な点は、ハーフ減算器の図が および を実装しているということです。これは、図の が であるためです。 ${\displaystyle X}$ ${\displaystyle Y}$ ${\displaystyle D}$ ${\displaystyle B_{\text{out}}}$ ${\displaystyle B_{\text{out}}=1}$ ${\displaystyle X<Y}$ ${\displaystyle X}$ ${\displaystyle Y}$ ${\displaystyle B_{\text{out}}=1}$ ${\displaystyle X=0}$ ${\displaystyle Y=1}$ ${\displaystyle X-Y}$ ${\displaystyle Y-X}$ ${\displaystyle B_{\text{out}}}$

${\displaystyle B_{\text{out}}={\overline {X}}\cdot Y}$。

減算自体は可換ではありませんが、差のビットは可換なXOR ゲートを使用して計算されるため、これは重要な区別です。 ${\displaystyle D}$

図 2: NAND ゲートのみを使用した半減算器。

半減算器の真理値表は次のとおりです。

入力		出力
X	はい	D	Bアウト
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

上記の表とカルノー図を使用すると、およびについての次の論理方程式が見つかります。 ${\displaystyle D}$ ${\displaystyle B_{\text{out}}}$

${\displaystyle D=X\oplus Y}$

${\displaystyle B_{\text{out}}={\overline {X}}\cdot Y}$。

その結果、交差したトレースや否定ゲートを特に回避できる簡略化された半減算回路は次のようになります。

 X ── XOR ─┬──────── |XY| は、X が Y と等しい場合は 0、そうでない場合は 1 になります。 ┌──┘ └──┐  Y ─┴─────── AND ── 借用、Y > Xの場合は1、それ以外の場合は0

ここで、右側の線は出力であり、その他の線 (上、下、または左) は入力です。

フル減算器

フル減算器は、被減数、減数、借入の3 つの入力ビットの減算に使用される組み合わせ回路です。フル減算器は、差と借入の2 つの出力ビットを生成します。は、前の桁が から借り入れられるときに設定されます。したがって、も減算され、減数からも減算されます。 または、記号では となります。ハーフ減算器と同様に、フル減算器は次の桁から借り入れる必要があるときに借入を生成します。 とを から減算しているので、 のときに借入を生成する必要があります。借入が生成されると、現在の桁に 2 が追加されます。(これは、10 進数の減算アルゴリズムに似ています。借入するときに 2 を追加する代わりに、10 を追加します。) したがって、 となります。 ${\displaystyle X}$ ${\displaystyle Y}$ ${\displaystyle B_{\text{in}}}$ ${\displaystyle D}$ ${\displaystyle B_{\text{out}}}$ ${\displaystyle B_{\text{in}}}$ ${\displaystyle X}$ ${\displaystyle B_{\text{in}}}$ ${\displaystyle X}$ ${\displaystyle Y}$ ${\displaystyle X-Y-B_{\text{in}}}$ ${\displaystyle Y}$ ${\displaystyle B_{\text{in}}}$ ${\displaystyle X}$ ${\displaystyle X<Y+B_{\text{in}}}$ ${\displaystyle D=X-Y-B_{\text{in}}+2B_{\text{out}}}$

完全減算器の真理値表は次のとおりです。

入力			出力
X	はい	Bで	D	Bアウト
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

したがって、方程式は次のようになります。

${\displaystyle D=X\oplus Y\oplus B_{in}}$

${\displaystyle B_{out}={\bar {X}}B_{in}+{\bar {X}}Y+YB_{in}}$

参照

• 加算器（エレクトロニクス）
• キャリー先読み加算器
• キャリーセーブ加算器
• 加算機
• 加減算器

参考文献

1. エリヤ・ムワンギ著『デジタルエレクトロニクスの基礎』
2. Beltran, AA, Nones, K., Salanguit, RL, Santos, JB, Santos, JM, & Dizon, KJ (2021). CMOS技術を用いた低消費電力NANDゲートベースの半加算器／全加算器／減算器．

外部リンク

• 単一回路を使用した N ビットの 2 進加算または減算。

Retrieved from "https://en.wikipedia.org/w/index.php?title=Subtractor&oldid=1278940752#Full_subtractor"