Intel Core（マイクロアーキテクチャ）

インテル コア
一般情報
発売2006年6月26日; 19年前 (Xeon) 2006年7月27日; 19年前 (Core 2) （2006年6月26日）
 （2006年7月27日）
パフォーマンス
最大CPU クロックレート933 MHz～3.5 GHz
FSB速度533  MT/sから1600 MT/s
キャッシュ
L1キャッシュコアあたり64KB
L2キャッシュ2コアあたり0.5～6 MB
L3キャッシュ8 MB～16 MB共有（Xeon 7400）
アーキテクチャと分類
テクノロジーノード65 nmから45 nm
マイクロアーキテクチャコア
命令セットx86-16、IA-32、x86-64
拡張機能
物理的仕様
トランジスタ
コア
  • 1～4（2～6 Xeon）
ソケット
製品、モデル、バリエーション
モデル
  • P6 ファミリー ( Celeron、Pentium、Pentium Dual-Core、Core 2 シリーズ、Xeon)
歴史
先人たちNetBurst
拡張 Pentium M ( P6 )
後継者ペンリン（チェック）
（コアのバージョン）
ネハレム（トック）
サポート状況
サポートされていません

Intel Core マイクロアーキテクチャ（暫定的に次世代マイクロアーキテクチャと呼ばれ、[1] 、 Meromとして開発）[2]は、2006年中頃にIntelが発表したマルチコアプロセッサの マイクロアーキテクチャである。1995年のPentium Proで始まったP6マイクロアーキテクチャシリーズの前身であるYonahから大きく進化したものである。また、高クロックレート向けに設計された非効率的なパイプラインが原因で消費電力と発熱量が多かったNetBurstマイクロアーキテクチャもこのマイクロアーキテクチャに取って代わった。2004年初頭、Prescott では競争力のあるパフォーマンスに必要なクロックに達するのに非常に高い電力が必要となり、デュアル/マルチコアCPUへの移行には適さなくなった。2004年5月7日、Intel は次期 NetBurst、 Tejas、Jayhawkのキャンセルを確認した。[3]インテルは2001年からPentium Mの64ビット版であるMeromの開発を進めており、[2]デスクトップコンピュータとサーバーにおけるNetBurstの置き換えとして、あらゆる市場セグメントに展開することを決定した。MeromはPentium Mから短く効率的なパイプラインを採用し、NetBurstの高いクロック周波数には達しないものの、優れた性能を実現した。[a]

このアーキテクチャを採用した最初のプロセッサは、「Merom」、「Conroe」、「Woodcrest」というコードネームで呼ばれました。Meromはモバイルコンピューティング用、Conroeはデスクトップシステム用、Woodcrestはサーバーおよびワークステーション用です。アーキテクチャ自体は同一ですが、3つのプロセッサラインは使用するソケット、バス速度、消費電力が異なります。最初のCoreベースのデスクトップおよびモバイルプロセッサはCore 2というブランド名で呼ばれ、後にローエンドのPentium Dual-Core、Pentium、Celeronというブランド名に拡大されました。一方、サーバーおよびワークステーション向けのCoreベースのプロセッサはXeonというブランド名で呼ばれました。

特徴

Coreマイクロアーキテクチャは、Pentium 4およびDブランドのCPUの前身であるNetBurstマイクロアーキテクチャと比較して、クロック周波数を低く抑え、クロックサイクルと電力の両方の利用効率を向上させました。 [4] Coreマイクロアーキテクチャは、より効率的なデコードステージ、実行ユニット、キャッシュ、バスを提供し、 Core 2ブランドのCPUの消費電力を削減しながら処理能力を向上させました。IntelのCPUの消費電力は、クロック周波数、アーキテクチャ、半導体プロセスによって大きく異なり、CPU消費電力表に示されています。

以前のNetBurst CPUと同様に、Coreベースのプロセッサはマルチコア、ハードウェア仮想化サポート（Intel VT-xとして販売）、Intel 64、SSSE3を備えています。ただし、Coreベースのプロセッサには、Pentium 4プロセッサのようなハイパースレッディング技術は搭載されていません。これは、CoreマイクロアーキテクチャがPentium Pro、II、III、およびMで使用されているP6マイクロアーキテクチャに基づいているためです。

CoreマイクロアーキテクチャのL1キャッシュは、コアあたり64KB（L1データ32KB + L1命令32KB）で、Pentium Mと同等の容量です。これは、Pentium II / IIIの32KB（L1データ16KB + L1命令16KB）から増加したものです。コンシューマー向けバージョンには、Pentium 4 Extreme EditionのGallatinコアと同様にL3キャッシュが搭載されていませんが、CoreベースのXeonのハイエンドバージョンにのみ搭載されています。L3キャッシュとハイパースレッディングは、Nehalemマイクロアーキテクチャでコンシューマー向けラインに再導入されました。

ロードマップ

テクノロジー

Intel Core マイクロアーキテクチャ

Coreマイクロアーキテクチャはアーキテクチャ上の大きな改訂ですが、Intel Israelが設計したPentium Mプロセッサフ​​ァミリを部分的にベースにしています。 [5] Core/ Penrynのパイプラインは14ステージ長です[6] - Prescottの半分以下です。Penrynの後継であるNehalemは、分岐予測ミスのペナルティがCore/Penrynよりも2サイクル高くなっています。[7] [8] Coreは、 P6、Pentium M、NetBurstマイクロアーキテクチャの3 IPC機能と比較して、理想的にはサイクルあたり最大4命令の実行速度を維持できます。新しいアーキテクチャは、ワットあたりのパフォーマンスを最大化し、スケーラビリティを向上させる ために設計された共有L2キャッシュを備えたデュアルコア設計です。

この設計に組み込まれた新しい技術の一つは、 Macro-Ops Fusionです。これは、2つのx86命令を1つのマイクロオペレーションに統合します。例えば、比較命令とそれに続く条件付きジャンプ命令のような一般的なコードシーケンスは、1つのマイクロオペレーションになります。ただし、この技術は64ビットモードでは動作しません。

コアは未知のアドレスを持つ先行ストアの前に投機的にロードを実行できる。[9]

その他の新技術としては、128ビットSSE命令のスループットを1サイクル（従来は2サイクル）に向上させたことや、新たな省電力設計などが挙げられます。すべてのコンポーネントは最低速度で動作し、必要に応じて動的に速度を上げます（AMDのCool'n'Quiet省電力技術や、以前のモバイルプロセッサに搭載されていたIntel独自のSpeedStep技術に類似）。これにより、チップの発熱を抑え、消費電力を最小限に抑えることができます。

ほとんどの Woodcrest CPU ではフロントサイドバス(FSB) は 1333 MT/sで動作しますが、ローエンドの 1.60 GHz および 1.86 GHz バリアントでは 1066 MT/s にスケールダウンされます。[10] [11] Merom モバイルバリアントは当初 667 MT/s の FSB で動作することを目標としていましたが、800 MT/s FSB をサポートする Merom の第二波は 2007 年 5 月に別のソケットで Santa Rosa プラットフォームの一部としてリリースされました。デスクトップ向けの Conroe は FSB が 800 MT/s または 1066 MT/s のモデルから始まり、1333 MT/s ラインは 2007 年 7 月 22 日に正式に発売されました。

これらのプロセッサの消費電力は非常に低く、超低電圧版では平均消費電力が1～2ワット程度です。熱設計電力（TDP）は、ConroeおよびほとんどのWoodcrestで65ワット、3.0GHz Woodcrestで80ワット、低電圧版Woodcrestで40ワットまたは35ワットです。比較対象として、2.2GHz AMD Opteron 875HEプロセッサの消費電力は55ワットですが、省電力のSocket AM2シリーズは35ワットの熱設計範囲に収まります（仕様が異なるため、直接比較はできません）。モバイル版のMeromは、標準版で35ワット、超低電圧（ULV）版で5ワットのTDPとなっています。[要出典]

以前、Intelはパフォーマンスではなく電力効率に重点を置くと発表していました。しかし、 2006年春のIntel Developer Forum（IDF）では、両方を宣伝しました。約束された数値の一部は次のとおりです。

プロセッサコア

Coreマイクロアーキテクチャのプロセッサは、コア数、キャッシュサイズ、ソケットによって分類できます。これらの組み合わせごとに、複数のブランドで使用されている固有のコード名と製品コードが付与されます。例えば、コード名「Allendale」、製品コード80557は、2つのコア、2MBのL2キャッシュを備え、デスクトップソケット775を使用しますが、Celeron、Pentium、Core 2、Xeonとして販売されており、それぞれ異なる機能セットが有効になっています。ほとんどのモバイルおよびデスクトッププロセッサには、L2キャッシュのサイズが異なる2つのバリエーションが用意されていますが、製造時に部品を無効にすることで、製品に搭載されるL2キャッシュの具体的な容量を削減することもできます。Tigertonデュアルコアプロセッサと、-を除くすべてのクアッドコアプロセッサは、2つのダイを組み合わせたマルチチップモジュールです。65nmプロセッサでは、異なるダイを搭載したプロセッサで同じ製品コードを共有できますが、どのダイが使用されているかに関する具体的な情報はステッピングから取得できます。

コア携帯デスクトップ、UPサーバーCL サーバーDPサーバーMPサーバー
シングルコア65 nm1メロム-L
80537		コンロー-L
80557
シングルコア45 nmペンリン-L
80585		ウルフデール-CL
80588
デュアルコア 65 nm2メロム-2M
80537		メロム
80537		アレンデール
80557		コンロー
80557		コンロー-CL
80556		ウッドクレスト
80556		タイガートン
80564
デュアルコア 45 nmペンリン-3M
80577		ペンリン
80576		ウルフデール-3M
80571		ウルフデール
80570		ウルフデール-CL
80588		ウルフデール-DP
80573
クアッドコア 65 nm4ケンツフィールド
80562		クローバータウン
80563		タイガートン QC
80565
クアッドコア 45 nmペンリン-QC
80581		ヨークフィールド-6M
80580		ヨークフィールド
80569		ヨークフィールド-CL
80584		ハーパータウン
80574		ダニントン QC
80583
6コア45nm6ダニントン
80582

コンロー/メロム（65 nm）

オリジナルのCore 2プロセッサは、 CPUID Family 6 Model 15として識別できる同じダイをベースにしています。構成とパッケージングに応じて、コード名はConroe（ LGA 775、4MB L2キャッシュ）、Allendale（LGA 775、2MB L2キャッシュ）、Merom（Socket M、4MB L2キャッシュ）、Kentsfield（マルチチップモジュール、LGA 775、2x4MB L2キャッシュ）です。機能が制限されたMeromおよびAllendaleプロセッサはPentium Dual CoreおよびCeleronプロセッサに含まれており、Conroe、Allendale、KentsfieldはXeonプロセッサとしても販売されています。

このモデルに基づくプロセッサの追加コード名は、Woodcrest (LGA 771、4 MB L2 キャッシュ)、Clovertown (MCM、LGA 771、2×4MB L2 キャッシュ)、Tigerton (MCM、ソケット 604、2 ×4MB L2 キャッシュ) であり、すべて Xeon ブランドでのみ販売されています。

プロセッサブランド名モデル（リスト）コアL2キャッシュソケットTDP
モバイルプロセッサ
メロム-2Mモバイル Core 2 DuoU7xxx22MBBGA47910ワット
メロムL7xxx4MB17ワット
メロム
メロム-2M		T5xxx
T7xxx		2～4MBソケットM
ソケットP
BGA479		35ワット
メロムXEモバイル コア 2 エクストリームX7xxx24MBソケットP44ワット
メロムセレロンM5x011MBソケットM
ソケットP		30ワット
メロム-2M5x5ソケットP31ワット
メロム-2Mセレロン デュアルコアT1xxx2512～1024KB35ワット
メロム-2MペンティアムデュアルコアT2xxx
T3xxx		21MB35ワット
デスクトッププロセッサ
アレンデールゼオン3xxx22MBLGA 77565ワット
コンロー3xxx2～4MB
コンローと
アレンデール		コア2デュオE4xxx22MBLGA 77565ワット
E6xx02～4MB
コンロー-CLE6xx52～4MBLGA 771
コンロー-XEコア2エクストリームX6xxx24MBLGA 77575ワット
アレンデールペンティアムデュアルコアE2xxx21MB65ワット
アレンデールセレロンE1xxx2512 KB65ワット
ケンツフィールドゼオン32xx42×4MB95～105W
ケンツフィールドコア2クアッドQ6xxx42×4MB95～105W
ケンツフィールド XEコア2エクストリームQX6xxx42×4MB130ワット
ウッドクレストゼオン51xx24MBLGA 77165～80W
クローバータウンL53xx42×4MBLGA 77140～50W
E53xx80ワット
X53xx120～150W
タイガートンE72xx22×4MBソケット60480ワット
タイガートンQCL73xx450ワット
E73xx2×2～2×4 MB80ワット
X73xx2×4MB130ワット

コンロー-L/メロム-L

Conroe-LおよびMerom-Lプロセッサは、ConroeおよびMeromと同じコアをベースにしていますが、シングルコアと1MBのL2キャッシュのみを搭載しています。これにより、デュアルコアバージョンと比較してパフォーマンスは低下しますが、製造コストと消費電力が大幅に削減されます。超低電圧版Core 2 Solo U2xxxおよびCeleronプロセッサでのみ使用されており、CPUIDファミリー6モデル22として識別されます。

プロセッサブランド名モデル（リスト）コアL2キャッシュソケットTDP
メロムLモバイルコア 2 ソロU2xxx12MBBGA4795.5ワット
メロムLセレロンM5x01512 KBソケットM
ソケットP		27ワット
メロムL5x3512～1024KBBGA4795.5～10W
コンロー-LセレロンM4x01512 KBLGA 77535ワット
コンロー-CL4x5LGA 77165ワット

ペンリン/ウルフデール（45 nm）

Wolfdale型Core 2 Duo E8400の上面図
Wolfdale型Core 2 Duo E8400の透視図

IntelのTick-Tockサイクルにおいて、2007/2008年の「Tick」はCoreマイクロアーキテクチャをCPUIDモデル23として45ナノメートルに縮小した時期でした。Core 2プロセッサでは、Penryn（Socket P）、Wolfdale（LGA 775）、Yorkfield（MCM、LGA 775）というコード名で使用され、その一部はCeleron、Pentium、Xeonプロセッサとしても販売されています。Xeonブランドでは、 2個または4個のアクティブなWolfdaleコアを搭載したLGA 771ベースのMCMにWolfdale-DPおよびHarpertownというコード名が使用されています。

アーキテクチャ的には、45nm Core 2プロセッサはSSE4.1と新しい除算/シャッフルエンジンを備えています。[12]

このチップには、6MBと3MBのL2キャッシュを搭載した2つのサイズがあります。小型版は、それぞれPenryn-3M、Wolfdale-3M、Yorkfield-6Mと呼ばれます。ここでPenryn-Lと記載されているシングルコア版のPenrynは、Merom-Lのような独立したモデルではなく、Penryn-3Mモデルのアクティブコアを1つだけ搭載したバージョンです。

プロセッサブランド名モデル（リスト）コアL2キャッシュソケットTDP
モバイルプロセッサ
ペンリン-Lコア2ソロSU3xxx13MBBGA9565.5ワット
ペンリン-3Mコア2デュオSU7xxx23MBBGA95610ワット
SU9xxx
ペンリンSL9xxx6MB17ワット
SP9xxx25/28 W
ペンリン-3MP7xxx3MBソケットP
FCBGA6		25ワット
P8xxx
ペンリンP9xxx6MB
ペンリン-3MT6xxx2MB35ワット
T8xxx3MB
ペンリンT9xxx6MB
E8x356MBソケットP35～55W
ペンリン-QCコア2クアッドQ9xxx42x3-2x6 MBソケットP45ワット
ペンリンXEコア2エクストリームX9xxx26MBソケットP44ワット
ペンリン-QCQX930042x6MB45ワット
ペンリン-3MセレロンT3xxx21MBソケットP35ワット
SU2xxxμFC-BGA 95610ワット
ペンリン-L9x011MBソケットP35ワット
7x3μFC-BGA 95610ワット
ペンリン-3MペンティアムT4xxx21MBソケットP35ワット
SU4xxx2MBμFC-BGA 95610ワット
ペンリン-LSU2xxx15.5ワット
デスクトッププロセッサ
ウルフデール-3MセレロンE3xxx21MBLGA 77565ワット
ペンティアムE2210
E5xxx2MB
E6xxx
コア2デュオE7xxx3MB
ウルフデールE8xxx6MB
ゼオン31x045～65W
ウルフデール-CL30x41LGA 77130ワット
31x3265ワット
ヨークフィールドX33x042×3～2×6 MBLGA 77565～95W
ヨークフィールド-CLX33x3LGA 77180ワット
ヨークフィールド-6Mコア2クアッドQ8xxx2×2MBLGA 77565～95W
Q9x0x2×3MB
ヨークフィールドQ9x5x2×6MB
ヨークフィールド XEコア2エクストリームQX9xxx2×6MB130～136W
QX9xx5LGA 771150ワット
ウルフデール-DPゼオンE52xx26MB65ワット
L52xx20～55W
X52xx80ワット
ハーパータウンE54xx42×6MBLGA 771
L54xx40～50W
X54xx120～150W

ダニントン

Xeon 「Dunnington」プロセッサ (CPUID ファミリ 6、モデル 29) は Wolfdale と密接に関連していますが、6 つのコアとオンチップ L3 キャッシュを搭載し、ソケット 604 を搭載したサーバー向けに設計されているため、Core 2 ではなく Xeon としてのみ販売されています。

プロセッサブランド名モデル（リスト）コアL3キャッシュソケットTDP
ダニントンゼオンE74xx4-68～16MBソケット60490ワット
L74xx4-612MB50～65W
X7460616MB130ワット

踏み込み

Coreマイクロアーキテクチャは、複数のステッピングレベル（ステッピング）を採用しています。これは、従来のマイクロアーキテクチャとは異なり、段階的な改善と、キャッシュサイズや低消費電力モードなどの異なる機能セットを表しています。これらのステッピングのほとんどは、ローエンドチップでは一部の機能を無効化したり、クロック周波数を制限したりすることで、複数のブランドで共通して使用されています。

キャッシュサイズが縮小されたステッピングには別の命名規則が採用されているため、リリースはアルファベット順ではなくなりました。追加されたステッピングは社内サンプルおよびエンジニアリングサンプルで使用されていますが、表には記載されていません。

多くのハイエンド Core 2 および Xeon プロセッサは、より大きなキャッシュ サイズや 2 つ以上のコアを実現するために、2 つのチップからなるマルチチップ モジュールを使用します。

65 nmプロセスを使用したステッピング

モバイル（メロム）デスクトップ（コンロー）デスクトップ（ケンツフィールド）サーバー (ウッドクレスト、クローバータウン、タイガートン)
ステッピングリリースエリアCPUIDL2キャッシュ最大クロックセレロンペンティアムコア2セレロンペンティアムコア2ゼオンコア2ゼオンゼオン
B22006年7月143 mm 206F64MB2.93GHzM5xxT5000 T7000 L7000E6000 X600030005100
B32006年11月143 mm 206F74MB3.00GHzQ6000 QX600032005300
L22007年1月111 mm 206F22MB2.13GHzT5000 U7000E2000E4000 E60003000
E12007年5月143 mm 206FA4MB2.80GHzM5xxT7000 L7000 X7000
G02007年4月143 mm 206FB4MB3.00GHzM5xxT7000 L7000 X7000E2000E4000 E60003000Q6000 QX600032005100 5300 7200 7300
G22009年3月[13]143 mm 206FB4MB2.16GHzM5xxT5000 T7000 L7000
M02007年7月111 mm 206FD2MB2.40GHz5xx T1000T2000 T3000T5000 T7000 U7000E1000E2000E4000
A12007年6月81 mm 2 [b]106611MB2.20GHzM5xxU2000220 4x0

初期の ES/QS ステッピングは、B0 (CPUID 6F4h)、B1 (6F5h)、E0 (6F9h) です。

モデル15（CPUID 06fx）プロセッサのB2/B3、E1、G0ステッピングは、4MBのL2キャッシュを搭載した標準Merom/Conroeダイの進化版です。短命だったE1ステッピングはモバイルプロセッサでのみ使用されています。L2およびM0ステッピングは、 2MBのL2キャッシュを搭載したAllendaleチップで、ローエンドプロセッサの製造コストと消費電力を削減します。

G0およびM0ステッピングは、C1Eステートにおけるアイドル時の消費電力を改善し、デスクトッププロセッサにC2Eステートを追加します。モバイルプロセッサはすべてC1からC4のアイドル状態をサポートしますが、E1、G0、M0ステッピングは、ソケットPを搭載したモバイル インテル 965 Express（ Santa Rosa）プラットフォームのサポートを追加します。一方、以前のB2およびL2ステッピングは、ソケットMベースのモバイル インテル 945 Express（Napa refresh）プラットフォームにのみ搭載されています。

モデル22のステッピングA1（CPUID 10661h）は、シングルコアと1MBのL2キャッシュという大幅な設計変更により、ローエンドの消費電力と製造コストをさらに削減しました。以前のステッピングと同様に、A1はモバイル インテル 965 Expressプラットフォームでは使用されません。

2008年には、G0、M0、A1のステッピングがほぼすべての古いステッピングに取って代わりました。2009年には、元のステッピングB2に代わる新しいステッピングG2が導入されました。[16]

45 nmプロセスを使用したステッピング

モバイル（ペンリン）デスクトップ（ウルフデール）デスクトップ（ヨークフィールド）サーバー ( Wolfdale-DP、Harpertown、Dunnington )
ステッピングリリースエリアCPUIDL2キャッシュ最大クロックセレロンペンティアムコア2セレロンペンティアムコア2ゼオンコア2ゼオンゼオン
C02007年11月107 mm 2106766MB3.00GHzE8000 P7000 T8000 T9000 P9000 SP9000 SL9000 X9000E80003100QX90005200 5400
M02008年3月82 mm 2106763MB2.40GHz7xxSU3000 P7000 P8000 T8000 SU9000E5000 E2000E7000
C12008年3月107 mm 2106776MB3.20GHzQ9000 QX90003300
M12008年3月82 mm 2106773MB2.50GHzQ8000 Q90003300
E02008年8月107 mm 21067A6MB3.33GHzT9000 P9000 SP9000 SL9000 Q9000 QX9000E80003100Q9000 Q9000S QX900033005200 5400
R02008年8月82 mm 21067A3MB2.93GHz7xx 900 SU2000 T3000T4000 SU2000 SU4000SU3000 T6000 SU7000 P8000 SU9000E3000E5000 E6000E7000Q8000 Q8000S Q9000 Q9000S3300
A12008年9月503 mm 2106D13MB2.67GHz7400

モデル23（CPUID 01067xh）では、IntelはL2キャッシュをフル（6MB）と縮小（3MB）にしたステッピングを同時に販売開始し、それぞれに同一のCPUID値を与えました。すべてのステッピングには新しいSSE4.1命令が搭載されています。C1/M1ステッピングは、クアッドコアプロセッサ専用のC0/M0のバグ修正版であり、クアッドコアプロセッサでのみ使用されていました。E0/R0ステッピングは、2つの新しい命令（XSAVE/XRSTOR）を追加し、以前のすべてのステッピングを置き換えます。

モバイル プロセッサでは、ステッピング C0/M0 は Intel Mobile 965 Express ( Santa Rosa refresh ) プラットフォームでのみ使用されますが、ステッピング E0/R0 はそれ以降の Intel Mobile 4 Express ( Montevina ) プラットフォームをサポートします。

モデル30ステッピングA1（CPUID 106d1h）は、L3キャッシュと通常の2つのコアの代わりに6つのコアを追加し、ダイサイズが503 mm 2と非常に大きくなります。[17] 2008年2月現在、これは非常にハイエンドのXeon 7400シリーズ（Dunnington）にのみ搭載されています。

システム要件

マザーボードの互換性

Conroe、Conroe XE、Allendale はすべて Socket LGA 775を使用しますが、すべてのマザーボードがこれらのプロセッサと互換性があるわけではありません。

サポートされているチップセットは次のとおりです。

Yorkfield XE モデル QX9770（45 nm、1600 MT/s FSB）はチップセットの互換性が限られており、X38、P35（オーバークロック対応）、および一部の高性能X48およびP45マザーボードのみと互換性があります。PenrynテクノロジーをサポートするためのBIOSアップデートが徐々にリリースされており、QX9775はIntel D5400XSマザーボードのみと互換性があります。Wolfdale-3M モデル E7200 も互換性が限られています（少なくともXpress 200チップセットとは互換性がありません[要出典]）。

マザーボードがConroeをサポートするために必要なチップセットを搭載している場合でも、上記のチップセットをベースにした一部のマザーボードはConroeをサポートしていません。これは、すべてのConroeベースのプロセッサが、Voltage Regulator-Down (VRD) 11.0で規定された新しい電力供給機能セットを必要とするためです。この要件は、Conroeの消費電力が、以前のPentium 4/D CPUと比較して大幅に低いことに起因しています。サポートチップセットとVRD 11の両方を搭載したマザーボードはConroeプロセッサをサポートしますが、それでも一部のマザーボードでは、ConroeのFID (周波数ID) とVID (電圧ID) を認識するためにBIOSを更新する必要があります。

同期メモリモジュール

従来のPentium 4およびPentium Dの設計とは異なり、Core 2テクノロジーでは、メモリをフロントサイドバス（FSB）と同期させることでより大きなメリットが得られます。つまり、FSBが1066 MT/sのConroe CPUの場合、DDR2の理想的なメモリ性能はPC2-8500です。一部の構成では、PC2-4200ではなくPC2-5300を使用すると、実際に性能が低下する可能性があります。PC2-6400に切り替えた場合にのみ、大幅な性能向上が見られます。より厳密なタイミング仕様を持つDDR2メモリモデルは確かに性能を向上させますが、実際のゲームやアプリケーションではその差は無視できる場合が多いです。[18]

最適なメモリ帯域幅は、FSBの帯域幅と一致する必要があります。つまり、バス速度が533 MT/sのCPUには、同じ速度のRAM（DDR2 533やPC2-4200など）を組み合わせる必要があります。インターリーブRAMを導入すると帯域幅が2倍になるという誤解（引用元が必要）がよくあります。しかし、インターリーブRAMの導入による帯域幅の増加は、せいぜい5～10%程度です。すべてのNetBurstプロセッサと、現行および中期（QuickPath以前）のCore 2プロセッサで使用されるAGTL+ PSBは、64ビットのデータパスを提供します。現在のチップセットは、DDR2またはDDR3チャネルを複数備えています。

プロセッサとRAMの定格が一致
プロセッサモデルフロントサイドバスメモリと最大帯域幅が一致する
シングルチャネル、デュアルチャネル
DDRDDR2DDR3
モバイル: T5200、T5300、U2 n 00、U7 n 00533 MT/sPC-3200 (DDR-400)
3.2 GB/秒		PC2-4200 (DDR2-533)
4.264 GB/秒
PC2-8500 (DDR2-1066)
8.532 GB/秒		PC3-8500 (DDR3-1066)
8.530 GB/秒
デスクトップ: E6 n 00、E6 n 20、X6 n 00、E7 n 00、Q6 n 00、および QX6 n 00
モバイル: T9400、T9550、T9600、P7350、P7450、P8400、P8600、P8700、P9500、P9600、SP9300、 SP9400、X9100		1066 MT/秒
モバイル: T5 n 00、T5 n 50、T7 n 00 (ソケット M )、L7200、L7400667 MT/sPC-3200 (DDR-400)
3.2 GB/秒		PC2-5300 (DDR2-667)
5.336 GB/秒		PC3-10600 (DDR3-1333)
10.670 GB/秒
デスクトップ: E6 n 40、E6 n 50、E8 nn 0、Q9 nn 0、QX6 n 50、QX96501333 MT/s
モバイル: T5 n 70、T6400、T7 n 00 (ソケット P )、L7300、L7500、X7 n 00、T8n00、T9300、T9500、X9000
デスクトップ: E4 n 00、Pentium E2 nn 0、Pentium E5 nn 0、Celeron 4 n 0、E3 n 00		800 MT/秒PC-3200 (DDR-400)
3.2 GB/秒
PC-3200 (DDR-400)
3.2 GB/秒		PC2-6400 (DDR2-800)
6.400 GB/秒
PC2-8500 (DDR2-1066)
8.532 GB/秒		PC3-6400 (DDR3-800)
6.400 GB/秒
PC3-12800 (DDR3-1600)
12.800 GB/秒
デスクトップ: QX9770、QX97751600 MT/秒

大量のメモリアクセスを必要とするジョブでは、クアッドコアCore 2プロセッサは、CPUのFSBと同じ速度で動作するPC2-8500メモリを使用することで大きなメリットを得ることができます[19]。これは公式にサポートされている構成ではありませんが、いくつかのマザーボードがサポートしています。

Core 2プロセッサはDDR2メモリを必要としません。Intel 975XおよびP965チップセットではDDR2メモリが必要ですが、一部のマザーボードおよびチップセットはCore 2プロセッサとDDRメモリの両方をサポートしています。DDRメモリを使用する場合、利用可能なメモリ帯域幅が少ないため、パフォーマンスが低下する可能性があります。

チップのエラッタ

X6800、E6000、E4000プロセッサのCore 2メモリ管理ユニット（MMU）は、以前の世代のx86ハードウェアに実装されていた仕様では動作しません。そのため、既存のオペレーティングシステムソフトウェアでは、深刻なセキュリティおよび安定性の問題を含む問題が発生する可能性があります。Intelのドキュメントには、プログラミングマニュアルが「今後数か月以内に」更新され、 Core 2のトランスレーション・ルックアサイド・バッファ（TLB）を管理するための推奨方法に関する情報が追加されると記載されており、「まれに、TLBの不適切な無効化により、ハングアップや不正なデータなど、予期しないシステム動作が発生する可能性がある」と記されています。[20]

述べられた問題の中には次のようなものがありました。

  • 非実行ビットはコア間で共有されます。
  • 浮動小数点命令の非一貫性。
  • 一般的な命令シーケンスを実行することにより、プロセスに許可された書き込み範囲外でのメモリ破損を許可しました。

IntelエラッタAx39、Ax43、Ax65、Ax79、Ax90、Ax99は特に深刻であると言われています。[21]予期しない動作やシステムハングを引き起こす可能性のある39、43、79は、最近のステッピングで修正されています。

このエラッタが特に深刻であると述べた人物の中には、OpenBSDのTheo de Raadt氏[22]とDragonFly BSDのMatthew Dillon氏[23]がいる。対照的な見解を示したのはLinus Torvalds氏で、TLBの問題は「全く重要ではない」と述べ、「最大の問題はIntelがTLBの挙動をより適切に文書化しておくべきだったことだ」と付け加えた[24]。

マイクロソフトは、マイクロコードの更新によってこのエラッタに対処するための更新プログラムKB936357をリリースしました。 [25]パフォーマンスの低下はありません。BIOSのアップデートによってもこの問題を修正できます。

参照

参考文献

  1. ^ NetBurstは2004年に3.8GHzに到達しました。Coreは当初3GHzに達し、 Penrynで45nmプロセスに移行した後には3.5GHzに達しました。P6の究極進化形であるWestmereは、ベース周波数3.6GHz、ブースト周波数3.86GHzに達しました。（4.4GHzの特注Xeonを除く。）
  2. ^ インテルによれば77 mm²、[14]後藤弘成によれば80 mm² [15]
  1. ^ Bessonov, Oleg (2005年9月9日). 「古い皮に新しいワインを。コンロー：Pentium IIIの孫、NetBurstの甥？」ixbtlabs.com .Intel のスライドで「次世代マイクロアーキテクチャ」について言及されている箇所にはすべて、「マイクロアーキテクチャ名は未定」であることを警告するアスタリスクが付いていることに注意してください。
  2. ^ ab Hinton, Glenn (2010年2月17日). 「Nehalemの主要な選択肢」(PDF) .
  3. ^ 「IntelがTejasをキャンセルし、デュアルコア設計に移行」EE Times . 2004年5月7日.
  4. ^ 「Penryn Arrives: Core 2 Extreme QX9650 レビュー」ExtremeTech. 2007年10月31日時点のオリジナルよりアーカイブ。2006年10月30日閲覧。
  5. ^ キング、イアン（2007年4月9日）「イスラエルはいかにしてインテルを救ったか」シアトル・タイムズ。 2012年4月15日閲覧。
  6. ^ 「Intel Coreマイクロアーキテクチャによるエネルギー効率の高いパフォーマンスとイノベーションの推進」(PDF)。Intel。2006年3月7日。
  7. ^ De Gelas, Johan. 「ブルドーザーの余波：さらに深く掘り下げる」AnandTech . 2012年6月1日時点のオリジナルよりアーカイブ。
  8. ^ Thomadakis, Michael Euaggelos. 「NehalemプロセッサとNehalem-EP SMPプラットフォームのアーキテクチャ」
  9. ^ De Gelas, Johan. 「Intel Core vs. AMD K8アーキテクチャ」. AnandTech . 2010年11月7日時点のオリジナルよりアーカイブ。
  10. ^ 「Intel Xeon プロセッサー 5110」。Intel . 2012年4月15日閲覧。
  11. ^ 「Intel Xeon プロセッサー 5120」。Intel . 2012年4月15日閲覧。
  12. ^ “Intel Core 2 Extreme QX9650 - Penrynがリード”. 2010年5月5日時点のオリジナルよりアーカイブ。
  13. ^ 「Intel Core 2 Duo モバイル・プロセッサー T7400 & L7400 および Intel Celeron M プロセッサー 530 (Merom - Napa Refresh)、PCN 108529-03、製品設計、B-2 から G-2 ステッピングへの変換、改訂理由: G-0 から G-2 ステッピングへの変更および変換後の MM# の修正」(PDF)。Intel。2009 年 3 月 30 日。
  14. ^ インテル® Celeron® プロセッサー 440 ark.intel.com
  15. ^ Intel CPU ダイサイズとマイクロアーキテクチャ
  16. ^ 「製品変更通知」(PDF) 。 2010年12月22日時点のオリジナル(PDF)からアーカイブ。2012年6月17日閲覧。
  17. ^ 「Intel Xeon プロセッサー X7460 の ARK エントリー」。Intel 。 2009年7月14日閲覧。
  18. ^ piotke (2006年8月1日). 「Intel Core 2：高速メモリは価格に見合う価値があるか？」 Madshrimps . 2006年8月1日閲覧。
  19. ^ Jacob (2007年5月19日). 「クアッドコアCPUにおける4つのPrime95プロセスのベンチマーク」. Mersenne Forum . 2007年5月22日閲覧。
  20. ^ 「デュアルコア インテル Xeon プロセッサー 7200 シリーズおよびクアッドコア インテル Xeon プロセッサー 7300 シリーズ」(PDF) 46 ページ。 2010年1月23日閲覧。
  21. ^ 「Intel Centrino Duo プロセッサー テクノロジー仕様アップデート向け Intel Core 2 Duo プロセッサー」(PDF)。pp.  18～ 21。
  22. ^ 「『Intel Core 2』 - MARC」. marc.info .
  23. ^ 「Matthew Dillon on Intel Core Bugs」OpenBSD journal、2007年6月30日。 2012年4月15日閲覧。
  24. ^ Torvalds, Linus (2007年6月27日). 「Core 2 Errata -- 問題か、それとも誇張か?」 Real World Technologies . 2012年4月15日閲覧。
  25. ^ 「Intelプロセッサ搭載シス​​テムの信頼性を向上させるマイクロコード信頼性アップデートが利用可能になりました」。Microsoft。2011年10月8日。 2012年4月15日閲覧。
  • Intel Core マイクロアーキテクチャのウェブサイト
  • インテルが新しいマイクロアーキテクチャの計画を発表したプレスリリース
  • インテルのプレスリリース：Coreマイクロアーキテクチャの紹介
  • Intelプロセッサのロードマップ
  • インテルの新しいコアアーキテクチャの詳細
  • インテルがコアマイクロアーキテクチャーと命名
  • Core マイクロアーキテクチャを採用したプロセッサの写真など（Clovertown-MP についても初めて言及）
  • IDF基調講演で新プロセッサの性能を宣伝
  • インテルの新しいチップのコア
  • RealWorld TechによるCoreマイクロアーキテクチャの概要
  • Ars Technica の Core マイクロアーキテクチャの詳細な概要
  • AnandtechにおけるIntel CoreとAMDのK8アーキテクチャの比較
  • Intel Core マイクロアーキテクチャを採用した今後の Intel Core プロセッサのリリース日
  • コアアーキテクチャの計算能力を旧式のIntel NetBurstおよびAMD Athlon64 CPUと比較したベンチマーク
「https://en.wikipedia.org/w/index.php?title=Intel_Core_(microarchitecture)&oldid=1320386608」より取得